|
|
通过总结影响信号完整性的因素，在PCB设计过程较好地确保信号完整性，可以从以下几个方面来考虑。
% t1 I7 j8 w) p* A9 Q
3 g' d6 G3 A1 U! a& J; ]（1）电路设计上的考虑。包括控制同步切换输出数量，控制各单元的最大边沿速率（dI/dt和dV/dt），从而得到最低且可接受的边沿速率；为高输出功能块（如时钟驱动器）选择差分信号；在传输线上端接无源元件（如电阻、电容等），以实现传输线与负载间的阻抗匹配。# [6 p+ Y1 T, y
U, n5 I1 [+ T \' b/ n3 s（2）最小化平行布线的走线长度。; Y" _; n7 B: E1 h# M
" f; ^0 H1 k& x, z" T- U
（3）元件摆放要远离I/O互连接口和其他易受干扰及耦合影响的区域，尽量减小元件间的摆放间隔。4 F& S. J0 I* N
* q w! p8 Q6 d（4）缩短信号走线到参考平面的距离间隔。) O! w1 e1 z! X1 q) X$ ^
6 K' P a9 R5 Y# h/ R V* P（5）降低走线阻抗和信号驱动电平。
- \) k: v2 c0 ^* u
3 A, m1 P6 |9 Y# W4 {% @（6）终端匹配。可增加终端匹配电路或者匹配元件。
8 P2 T5 G2 X: {. ]+ a9 f0 S( N% c) Y$ i% ^
（7）避免相互平行的走线布线，为走线间提供足够的走线间隔，减小电感耦合 |
|
/1 
发表于 2020-3-11 13:48
收藏
淘帖
支持！
反对！