|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
基于protel DXP的信号完整性分析
/ g* z/ M0 A V4 j. M1引言
) {$ h/ \8 L' C/ Q7 h信号完整性(SignalIntegity),是指信号沿导线传输后0 j/ T% f. s; g J1 `1 r
的质量。随着高速电路的发展信号完整性问题变得越来越
( m8 g: T8 ~0 v2 ~7 o突出,高速电路中,导线已经成为具有分布参数的传输线,; I1 N/ R4 z }
信号在传输线中传输时会出现诸如过冲(overshoot)、欠冲
c6 O6 [% l; E" R9 ` X(undershoot)、振荡(ringing)、反射(eflection)串扰(cssalk)、
H+ U& h& S1 ]& }, J, @2 J3 f地平面反弹噪声(groundbounce)与同时开关噪声(SSN)等信
- l: |, r' \7 x% Y; x/ `# B号完整性问题,尤其是在低电压高速系统中,信号完整性问
" v; g6 L9 M. K6 a& K- a题的存在,常常会引起电路的误动作,导致设备不能正常工
0 [, m3 c/ ?) J4 G5 }+ h' w, B4 ^9 E作。为了保证信号在传输后仍保持其正确的时序和电压,同+ q8 M" J. Y; K; o3 O% `! P! l5 s
时又能满足电路建立时间和保持时间的要求,必须解决好
& ^9 b* \5 O7 q* ]$ R8 m8 p1 I2 \信号完整性问题。
. S1 R; i1 p1 W" i* ]7 }1.1信号完整性的起因
9 e* G: D! h; y# y1 P& E, C! K产生信号完整性问题的原因很多,- -般来说总结为以% i! l8 {! i- _: q/ n- k b
下几点。+ l6 c4 x2 W7 n2 Y. Y: M0 X
首先是高速、高密度芯片的大量使用。- .般来说,在数
# @0 I9 ?" S2 v# i字电路中,如果信号上升时间Tr小于4倍传输延迟时间
' ~" Q& [9 d2 a4 |0 [9 FTpd,就会产生信号完整性问题;对于高密度芯片,当大量信9 i2 F+ i2 a: S2 Z+ {
号同步切换时,会在电路板的地平面上产生较大的地弹噪& i- ]' O! @& @+ k
声和同步开关噪声。/ t- y, M4 f3 P' q* b" M
其次,随着电路面积的减小,线间距减小,加剧了信号* ]3 o7 f) g. `
# {$ A: |: V* n
; i6 g6 {; `; g" c
! P# X( }; Y6 d |
|