高速PCB信号走线的九条规则

ononsiiii

      规则一：高速信号走线屏蔽规则　　在高速的PCB设计中，时钟等关键的高速信号线，走线需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都会造成EMI的泄漏。建议屏蔽线，每1000mil，打孔接地。
& f0 i4 m; \* M5 o$ N
　　规则二：高速信号的走线闭环规则
　　由于PCB板的密度越来越高，很多PCB LAYOUT工程师在走线的过程中，很容易出现一种失误，即时钟信号等高速信号网络，在多层的PCB走线的时候产生了闭环的结果，这样的闭环结果将产生环形天线，增加EMI的辐射强度。
% u: M5 J/ @/ ^+ B; n( O0 M" Z
　　规则三：高速信号的走线开环规则
5 O( W* c( d' z' \7 ]# G  r　　规则二提到高速信号的闭环会造成EMI辐射，然而开环同样会造成EMI辐射。
　　时钟信号等高速信号网络，在多层的PCB走线的时候一旦产生了开环的结果，将产生线形天线，增加EMI的辐射强度。
2 K, \5 d7 n" d( P
　　规则四：高速信号的特性阻抗连续规则
, R0 k- C8 ^$ S( a5 |4 ]) p4 @　　高速信号，在层与层之间切换的时候必须保证特性阻抗的连续，否则会增加EMI的辐射。也就是说，同层的布线的宽度必须连续，不同层的走线阻抗必须连续。

2 ]$ @+ }7 Q0 d, r) M/ r0 _　　规则五：高速PCB设计的布线方向规则
6 k, y  b& V& Y, m# R  F4 }　　相邻两层间的走线必须遵循垂直走线的原则，否则会造成线间的串扰，增加EMI辐射。
& }$ s- F6 E, X" w5 Y4 B　　简而言之，相邻的布线层遵循横平竖垂的布线方向，垂直的布线可以抑制线间的串扰。规则六：高速PCB设计中的拓扑结构规则
　　在高速PCB设计中，线路板特性阻抗的控制和多负载情况下的拓扑结构的设计，直接决定着产品的成功还是失败。
+ \: g4 h7 q5 Z+ \4 K　　图示为菊花链式拓扑结构，一般用于几Mhz的情况下为益。高速PCB设计中建议使用后端的星形对称结构。

　　规则七：走线长度的谐振规则
- r  e3 `9 C/ F& Z. j, R' }　　检查信号线的长度和信号的频率是否构成谐振，即当布线长度为信号波长1/4的时候的整数倍时，此布线将产生谐振，而谐振就会辐射电磁波，产生干扰。

　　规则八：回流路径规则
, k- P8 s  W0 o/ G- N8 P　　所有的高速信号必须有良好的回流路径。尽可能地保证时钟等高速信号的回流路径最小。否则会极大的增加辐射，并且辐射的大小和信号路径和回流路径所包围的面积成正比。
7 S4 B; s0 Z7 M- r# n
　　规则九：器件的退耦电容摆放规则
　　退耦电容的摆放的位置非常的重要。摆放不合理根本起不到退耦的效果。其原则是：靠近电源的管脚，并且电容的电源走线和地线所包围的面积最小。

ononsiiii

Layout妞修养 发表于 2020-3-4 09:56
# D' J: Q+ m0 B3 C% S' a$ R可否请楼主详细说明规则二、三中的闭环与开环具体是指哪一种走线情况呢？

时钟信号等高速信号网络
) I2 O( Y8 j6 Z' [2 M( y

wiusuiwj

学习学习                                       

wu6886

看看!!!!!!!!!!!

Layout妞修养

可否请楼主详细说明规则二、三中的闭环与开环具体是指哪一种走线情况呢？

fcqin

要正确对待规则，用SI来指导设计