麻烦大了，请关注！

braveboys · 发表于 2010-1-12 23:09

如果项目不是很复杂，那还是换回去把
我自己也是，原来用2005的，后来想拿2007作一个新的项目，作是作完了，但是还是比预想的慢了一半时间

plokij · 发表于 2010-1-13 18:22

替楼主谢谢tmlee

llpcbpcb · 发表于 2010-1-14 06:29

你的nets有設置繞在特定layer的要求

shqwzhw · 发表于 2010-1-16 15:14

回复 12# tmlee

你的版本好高呀

sgye · 发表于 2010-1-16 15:54

本帖最后由 sgye 于 2010-1-16 16:04 编辑

谢谢tmlee ！谢谢以上朋友们，今天终于把项目做完，刚发出去做板。

除了以上走线外，接下来的敷铜（当然包括分割了），产生丝印，输出Gerber都是很考验人的技术，我是一边骂一边完成的，差不多可以说这项目是骂出来的。

闲话少说，上图和大家分享一下：

sgye · 发表于 2010-1-16 15:57

接下来就是一一解决遇到的问题了，唉，有个高手指点一下能省多少功夫啊！！！

tmlee · 发表于 2010-1-16 16:11

恭喜！祝你新年快乐，恭喜發大財，你老家在那里呢？

sgye · 发表于 2010-1-16 17:33

恭喜！祝你新年快乐，恭喜發大財，你老家在那里呢？
1 R; y) v% E- ?. _0 V9 I- Qtmlee 发表于 2010-1-16 16:11

老家，广东的，现在人在深圳

dingyeyun · 发表于 2010-4-6 14:32

参考以下几点解决：
1；Editor Control > Routes Tab-Route Settings：Allow One Additional Via per SMD Pin 此处勾选
2；Editor Control > Routes Tab-Route Settings：Use Place Outlines as Via Obstructs 此处不勾选
3；Editor Control > Pad Entry-Allow Vias Under Pads 此处都勾选（每种焊盘皆需要勾选）
4；Editor Control >走线时 Grids 全部设置为0试试。
5；Setup > Net Properties or Design Capture > Tools > Net Properties暂时清除卸载所有规则
6；Net Classes and Clearances > Nets Tab暂时清除卸载所有规则

jiangchun9981 · 发表于 2012-2-15 13:12

LZ这个使用“CTRL-E”取消“prevent loop”选项即可。
这个选项是防止你的连线“环回”用的。一般在模拟电路里是不允许电路环回的。数字电路刚好相反！
取消后就能随意按自己的需要顺序连线了。

fyz2324 · 发表于 2020-1-8 02:18

6666

帐号		自动登录	找回密码
密码			注册

麻烦大了，请关注！

浏览过的版块

推荐内容 /1