抱歉!由于 jiangchun9981 的隐私设置,您不能访问当前内容具体DDR3信号走线等长,以16bit DDR3 为例 一、时钟信号CLK 时钟信号CLK 的长度要求如下: 1、CLK 信号走线长度最长不能超过4inch;- G* c0 r: i: u( J7 a 2、CLK 差分对信号走线严格走差分,差分对内部走 ... 活跃概况
|
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-1-16 03:50 , Processed in 0.046875 second(s), 15 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050