关于阻塞赋值的疑问

Addylee

[例1]. 用阻塞赋值的反馈振荡器
    module fbosc1 (y1, y2, clk, rst);
- Q) t( _! `6 N7 r, K      output y1, y2;
( `% F# ?, a/ y1 n      input  clk, rst;
0 P9 o+ T1 C8 b6 A# Z& d1 s- A      reg    y1, y2;
8 g9 q- a+ q0 z" w$ ^% E* N5 N
      always @(posedge clk or posedge rst)
- `1 u! A; [: H5 B        if (rst) y1 = 0;  // reset
        else     y1 = y2;
/ v5 L) x( Z9 w8 f( d0 N
, @6 x5 \- i- d( H      always @(posedge clk or posedge rst)
        if (rst) y2 = 1;  // preset
2 m  N7 E8 _, f) N/ t7 [        else     y2 = y1;
3 T, f) K% s# P* e& J6 U' Z    endmodule
  q2 F/ h; I& {# w   
依据IEEE Verilog标准，这两个always块可以以任意的次序执行。如果在reset后第一个块先被执行，结果将是y1和y2都获得赋值1；如果在reset后第二个块先被执行，结果将是y1和y2都被赋值0。这个例子清楚地展示了一个Verilog竞争条件地产生。

很多书上都用来这个例子，我google中翻了10多页，也都是这么说的，并且没人质疑，那看来是很对的，而且也没人问为什么，那说明这是一个很简单的不能再简单的例子了。可是我愣是没想通。希望各位能指点指点，在此先谢过了。

) x9 ?7 ^% j" A! |如果第一个先被执行，那if (rst)，就执行y1=0，然后，第二个块，if (rst) y2 =1，为啥不对呢？谁能告诉我，我哪里错了呢？谢谢！！！！

zxli36

拙见：
“如果第一个先被执行，那if (rst)，就执行y1=0，然后，第二个块，if (rst) y2 =1...”
是reset后先执行和后执行，reset期间是保持复位状态，原文是：
6 S' @% p. x1 J+ L# H& m“如果在reset后第一个块先被执行，结果将是y1和y2都获得赋值1；如果在reset后第二个块先被执行，结果将是y1和y2都被赋值0。”

Addylee

非常感谢！！一字只差，我郁闷了好长时间。如果在reset 之后，第一个块先被执行。如果在reset结束后，第一个块先被执行。
这样，就更容易了，呵呵！！

zxli36

一个人有时候是挺郁闷的，这就是论坛的好处，多交流。