请教：Actel FPGA 暂时不用引脚如何配置成高阻/输入

zxli36

我用Actel的FPGA，现在有一个引脚连在外部其它信号上，准备检测这个外部信号，是备用功能。暂时用不上，但软件默认的配置是输入上拉，会影响这个信号，因为这个信号还有其它片子使用，现在想去掉这个上拉，请问有没有人知道该这样配置？
1 ?4 s: `; Q, t# O9 N附：没有实际逻辑的引脚会被综合掉。