找回密码
 注册
关于网站域名变更的通知
查看: 3035|回复: 8
打印 上一主题 下一主题

请高手帮忙看看晶振的分压和布线是否合理

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2009-12-3 10:59 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 electro_boy 于 2009-12-3 11:23 编辑 * G0 t8 i' i1 x

- ]8 Q9 L6 x7 V8 `! k/ X% k7 |8 D8 q我们现在的情况:
& T' z& c4 [% M3 f' g$ l0 l9 m9 Y, z   1   为了降低功耗,我们用一个有源27M晶振同时给DSPFPGA提供时钟,这样可以减少一个晶振。3 L: f+ ]/ X6 _( E/ R# m0 u
    2   因为DSP和FPGA需要的电平为1.8V,所以把晶振的输出波形做了分压处理,如图所式。1 G5 a0 G; l6 U: H; A# [" c; x
  c5 y7 K% W8 K' d: W+ _0 X
问题1:
1 g* ~( S( i- v! p   用电阻分压的方法使晶振的输出波形由3.3v转换到1.8v的办法是否合理,有没有问题?) S* C4 M! |. l+ H
问题2
2 y: o1 {7 Y' v, r6 G  用一个晶振同时给DSP和FPGA提供时钟的方法必然导致时钟线的延长,但是考虑到是有源晶振,不是两个脚的晶体,时钟线延长是否没有什么问题?时钟线的布线如图所示,时钟线从晶振到DSP的距离是27mm,到FPGA的距离是36mm
. n) h7 f1 W+ x, R/ @/ a/ H) t5 N7 n4 ?) l8 M
   加亮的线是时钟的实际走线

晶振原理.JPG (35.18 KB, 下载次数: 15)

晶振原理.JPG

晶振布线是否正确1.JPG (157.81 KB, 下载次数: 2)

晶振布线是否正确1.JPG

该用户从未签到

2#
 楼主| 发表于 2009-12-3 16:00 | 只看该作者
求助高手!!!!!

该用户从未签到

3#
发表于 2009-12-3 22:23 | 只看该作者
这个,感觉有点悬哎,最好做一个基本的信号完整性仿真

该用户从未签到

4#
 楼主| 发表于 2009-12-4 09:31 | 只看该作者
回复 3# zxli36
, _9 K# L9 e$ ^* y8 z, m! S7 B7 d+ S7 P" n: P1 @; M; U# t
! I  d- K' U  s; \. E& y
    我用99se画的,仿真不好做,而且没有做过,请高手指教

该用户从未签到

5#
发表于 2009-12-4 15:54 | 只看该作者
我初步仿真了一下,时钟的沿还是不太好。如果一定要这样用,我建议一下几个措施:
% D* W  i1 a0 ]3 z7 e7 V1.如果fpga的端口可以配置成施密特触发的输入结构,使用它,以下基于这点。如果cpu的时钟也是施密特触发(一般时钟端口都是),就很好。这时基本上可以冒险试试。
5 O7 L$ u0 k. ?8 ~) g; E2.如果的fpga有剩余的端口,建议时钟只进入fpga,然后fpga做一个缓冲,再给cpu。以下建议基于这点。/ o: P& G. U) \0 [6 I
3.分压电阻放在靠近fpga的一段好些,这时沿可以陡一些(我只做了时钟输入到一个芯片的仿真)。
( c" I5 _! [% ^: p+ T1 J% j: X! J2 E4.如果fpga有多余的pll,可以把晶振的时钟降低,然后用fpga的pll倍频到cpu所需要的时钟,再送给cpu。这样会好很多,多功耗也好。
' S/ {2 p9 l- y一下子只想到了这些,如有不对的地方,欢迎大家指正。

该用户从未签到

6#
发表于 2009-12-4 16:04 | 只看该作者
另外,你的3.3V到1.8V转换的电阻好像用的不对。分压值不对。
! B0 L; p" k4 U1 r( U" J0 d8 q! h: V建议分得的适当电压小一些,防止过冲对芯片的损害。

该用户从未签到

7#
 楼主| 发表于 2009-12-10 10:02 | 只看该作者
回复 5# zxli36 8 c$ {: m* J. c1 h; L

( J, ]0 y( A, Q# i( b* ^/ f1 E7 [8 x9 M8 K/ ]0 J+ F
    请问用什么软件可以仿真这种电子图!?

该用户从未签到

8#
发表于 2009-12-10 17:08 | 只看该作者
本帖最后由 tmlee 于 2009-12-10 17:10 编辑
$ i7 C8 `7 i9 U
# J6 z" d7 y# K6 B+ s 4 W7 c. @) n1 N( C3 }* M2 q

- N$ q0 C$ a( T; \/ x 才27M 不会有什么问題
  • TA的每日心情
    奋斗
    2025-8-14 15:22
  • 签到天数: 21 天

    [LV.4]偶尔看看III

    9#
    发表于 2009-12-24 10:24 | 只看该作者
    如果输出的时钟信号先 能够很好的被保护起来的话可能问题不是很大,不过从现在的走线来看,附近情况有些不太理想。我想主要需要解决的问题是防止附近的数字信号干扰时钟信号,使接收到的时钟信号不产生畸变。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-12 06:49 , Processed in 0.140625 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表