捷波公司的电脑主板！（大家来找碴）！！！

elmma

总算可以下了..学习之前看了此帖,很佩服楼主.虽然我看不懂(水平不够).但打开一看,着实让我吃惊,走线拐角全是断接痕迹,看起来不爽的.

cmos

原帖由 elmma 于 2008-3-27 09:17 发表
% c4 L( e+ t; }: o) f1 c2 u总算可以下了..学习之前看了此帖,很佩服楼主.虽然我看不懂(水平不够).但打开一看,着实让我吃惊,走线拐角全是断接痕迹,看起来不爽的.

) P  l- d* G: ^  C1 O在drawing option上钩选cline endcaps就没有断痕了

* _' a( r/ d3 o

elmma

哦,呵呵.见笑了.谢谢

xhymsg

请教，T分支应该怎么走比较好呢？

conquer98

还需学习呀！
% e- D! x7 c" G/ z4 R7 w: {4 x顶下！

xhymsg

原帖由 mzsuper 于 2008-3-27 10:53 发表
layou对主板function的影响应该不大,大概在20-30%
! E. K7 _- @) }4 A! k5 I; P5 `但是大约60%emc问题都可以在layout的时候解决
我们这边都是希望电容的via向里打,减小回路
电容下面如果实在不行也是可以穿线的
( q  c7 L1 V5 Z. L8 Z: K/ c9 w) u只是电感下面是禁止的
铺铜通常 ...

是否因为如果从电感下面走线的话，电感的磁场，正好与走线相交，会被耦合？

ccj424

原帖由 xhymsg 于 2008-3-27 10:47 发表
请教，T分支应该怎么走比较好呢？

! S, x. L) V& m$ D  U# |
* p/ a2 e7 H; y0 B- F0 B
一般情况下我采用填补的方式把他填充成钝角。不知道这样是否能行得通，请高手指点。谢谢！

shandianleo

强烈支持楼主,楼主给了我们这么好的帖子,真是受益匪浅.

yangcanhui07

铺铜原则上不能出现锐角，自动铺铜造成的小尖角，都是需要人工修整的，在高速信号中，都会感应噪声，代入地或电源。
虽然有的时候，这些都是在可容忍的范围，但也是针对不同的设计而言，从layout角度，做一个最 ... [/quote]

尖角会引起放电,所以要避免。ALLEGRO在铺铜的选项里面不能自动把锐角变成圆弧吗?

superlish

quote]原帖由 yangcanhui07 于 2008-3-27 13:26 发表
ALLEGRO在铺铜的选项里面不能自动把锐角变成圆弧吗?[/quote]
) Y' R! c( s, ^# f/ V好像动态可以     静态就变不了了

kompella

原帖由 allen 于 2008-3-26 14:55 发表
5 e7 i2 Y* I9 d8 \+ B现在的主板几乎都是公版设计，忽略厂家偷工减料的因素外，在决定主板性能的因素里，layout占了很大比重。
LZ的做法非常值得大家学习，很多人都是为了搜集资料而下载文件，几乎很少有人去看过到底下载的是什么，很多 ...

/ {9 O, ^% V+ M0 l4 ^% Y! `/ i

说得太好了！真的很赞同我们是处在学习中的状态，而不是一直是想学习的状态。

kompella

我想提一个问题：
5 j& k' j" e% @1 i. `& {7 u" m( H" x
7：铺铜最好不要跨越焊盘进入器件内部，并避讳在此类小元件内打via.
1 |1 X! l! H/ C* I% l1 E( l  o
0 N  F6 l2 P0 H: }' \为什么最好不要跨越呢？通过GND脚进入到器件底部的铺铜算不算跨越？可否再分析指点得详细一些？
9 {! K( f# m5 \! t
我最近用了一块QFN封装的器件，QFN封装特点是底部有一个很大的裸脚GND，Datasheet上指明了这个地方要和地进行紧密连接，以帮助快速散热。所以这个问题我现在很想清楚怎么做才是最好。

xiaopengzi2001

天哪，楼主看的好仔细，我怎么都看不出来呢？