|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
引言 9 g+ z8 Y$ w+ n, x- w8 y) e% o* f
# {9 K% m! J" @
今天遇到一个问题，如题，想了十来分钟都没有想出来，现在想出来了，觉得挺有意思。
: I/ } `( ]/ N1 R: R4 G# \6 K2 p1 V6 M. y+ g8 P
1.1 verilog实现
# c! w, G' h7 N" E
1 I+ Y5 S+ q9 H4 A$ `- module xor_rill
- （
- input a,
- input b,
- output z
- ）；
- assign z = a?(~b):b;
- endmodule
% t! J! m! Z! o! w2 t! R* e1 Z! N- g& M
! K3 S2 t2 ^$ G6 u1 E, E
1 w! D) m: H* ]& a1.2 电路图9 g8 Q/ y5 _% z2 Y9 l
. _ [9 ~' w/ t' p. j$ |8 l. N. p- ~" b
0 s, w: F7 C7 l& @
& j. F6 O3 r8 Y3 V
8 \: u& i0 G) W: X# Y2 V* Y
1.3小结" q+ f9 n, h# N/ U; Z$ J
# J8 q/ Y# t6 I5 b1 D; |) ?如果要用基本的与或非门，要用2个与门，2个非门，1个或门。 I; r5 l' E2 Y' B
2 g* `: F9 K* X: Y% t
稍微有点意思吧。6 Y8 S% ^5 e9 h, E! Z
7 y$ b" X! h( v |
|
/1 
发表于 2019-12-31 10:05
收藏
淘帖
支持！
反对！