|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
摘要:多台吊装机在空中通过吊装物件的缆绳相互联系、相互耦合,这既需要各架机器按控制系统平衡稳定控制指令实时地
4 O2 t0 ]& n% y) f# k: U调整拉力大小和方向,以保证被吊装物件的平衡。本文以协调吊装系统平台控制系统设计为主要研究对象。设计了以A.
0 @& [2 e4 M, v6 ^! L8 LduC812单片机为主控器件的无线通讯控制系统。其中,主要包括以下工作:多机协调吊装控制系统的电路设计、底层控制程- S+ F! M: \$ d& g
序编写以及通讯协议设计。
* \0 U1 k' ~( P9 O1引言
$ u; u5 M$ V2 \1 ]2 c$ o9 E6 u5 @多机协调吊装系统是一个多变量、强耦合、非线性的复杂
1 h) M* F* D- c系统。因空问耦合性强,有控制非常复杂,计算量较大的特点。因
" R: s8 K, t# _9 z此,厶理的控制系统设计和良好的机械结构传动,是实现多机协
# m- j" u/ O! M调吊装系统稳定运动与姿态调整的基础。本文重点研究了多机3 [5 t( `: l* n0 ~2 t" r0 ?8 c* r
协调吊装平台控制系统设计和控制算法两个问题。
5 I* M0 I! C6 {8 J8 ^' M2 Z控制系统需要完成的功能:1)电机转向,转速检测与输出控
0 p# G( S7 E# \+ C$ E9 m+ i制;2)rTJ装物体姿态检测;3)吊索拉力检测;4)与上位机的通讯! }' B, u: P/ z$ g: |) B3 R
功能:电机转向检测与转速控制采用码盘数字信号,力传感器为
, f9 A: K k! {0 u1 b$ J模拟量,吊装物体姿态检测采用水平仪为模拟量;与上位机的通( K4 j. L. q+ z5 R1 F
讯采用无线通讯方式。
0 b2 f2 v! x( e2控制系统总体框图设计
9 h1 J! ]: R6 K" E" Y考虑到集成度和可靠性因素,采用具有MD功能的ADI公
# y9 d* ~7 R1 `: w+ S司AduC812单片机为主控器件,转向检测与转速控制采用
" d( f6 n+ p9 ~- N4 e# @& K! acpld芯片完成。整个系统的结构如图1所示。其中,电源芯片1 L1 M" i7 n) f- w# G R5 e/ l H
采用7805,复位芯片采用MAX708。同时,采用sT公司L298N为4 Q: n0 s9 b+ }/ r: O
电机驱动芯片,ADI公司0P462为缓冲芯片,REFl95为A/D转/ D$ r4 w3 I. l6 u; I5 u
换电压基准芯片。* ]+ Y1 U8 ^! I, b
双轴倾角传感器SCAIOOT。采用的力传感器是LYB一5一A型应
; f8 K1 l7 h2 y" ^) @变力传感器具有精度高、复现性好的特点。需要特别强调的是:5 V7 V3 a3 ]9 ?( X; |$ K. j. q
由于力传感器的过载能力有限(150%),所以,在实际使用过程中 K) k9 n- M, Z0 T `4 S
应尽量避免用力压传感器的头部或冲击传感器。否则,极易导致
8 G+ j4 D; ?, s' k, V S( E6 \* V传感器因过载而损坏。* E) Y A8 A) c0 t5 u' J0 j
3控制系统硬件详细设计 i2 G6 K. e* C( q; O1 q
1.主控单元设计。包括以下几部分:复位电路.A/D采集输入
" ^* G' Q1 k) `! p0 D1 ]缓冲电路和CPLD部分。
! b& J3 Y/ e: ?; D: {' n8 ]4 b* A(1)复位电路。在设计中使用MAX708来复位ADuC812。因
; L3 A# a8 i7 J& e& K* a为ADuC812芯片对复位电路要求比较严格,采用普通的电阻电
% V+ R1 S1 d* p, ~ _4 b容式复位电路时,上电后,单片机工作不稳定。
. D, e& M8 ~- yf2)A/D采集输入缓冲电路。AdnC812中的A/D转换器包
0 j; C, z' s) T. B7 |, \含了一个8通道.5 US转换时间.精度自校准.12位精度逐次逼
) e, x' u' f6 f- }6 q近的ADC转换器:由电容式DAC的常规逐次逼近转换器组
. v9 r4 j4 J, P& X ^ o$ z1 V成。无论什么时候,只要选择了新的通道,来自2pF的取样电容
, Y3 D1 M5 i- W6 K/ f4 l器的驻留电荷都会产生瞬间的冲击,可以在软件中插入延时,以, y7 k# y$ {/ m, u+ T5 }
使在通道选择之后和转换之前的信号稳定下来。但通过硬件设
: \* @6 ?1 b( ]2 K0 J3 c计可以减轻软件设计的负担。一种硬件解决办法是选择非常快' y; P4 D" L8 V& |3 @$ Z% o9 z- S
速的运算放大器来驱动每个模拟输入端,故本电路采用两片- |! j6 \" v- i1 [
RAILTO RAIL四输入运放0P462组成输入缓冲器,每个运放输1 e2 A3 g- B1 o/ X
出都串接有5l欧电阻和0.01 U F电容组成的低通滤波网络,
B) Z2 G; M6 q9 s% w1 w3 ^# w. r* @. |7 U
附件下载:5 J' ^2 Y$ U# F% D2 i
! j# c8 e! J3 `- C2 ?1 L8 ]+ Z
" I2 g5 _( a) W& k; ?1 l6 X' m4 K
1 d5 ?- v9 P% [, f) a1 W2 M; f: q: U: j( ^7 s
|
|