EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在硬件系统设计中，通常我们关注的串扰主要发生在连接器、芯片封装和间距比较近的平行走线之间。但在某些设计中，高速差分过孔之间也会产生较大的串扰，本文对高速差分过孔之间的产生串扰的情况提供了实例仿真分析和解决方法。 高速差分过孔间的串扰 对于板厚较厚的PCB来说，板厚有可能达到2.4mm或者3mm。以3mm的单板为例，此时一个通孔在PCB上Z方向的长度可以达到将近118mil。如果PCB上有0.8mm pitch的BGA的话，BGA器件的扇出过孔间距只有大约31.5mil。 如图1所示，两对相邻差分过孔之间Z方向的并行长度H大于100mil，而两对差分过孔在水平方向的间距S=31.5mil。在过孔之间Z方向的并行距离远大于水平方向的间距时，就要考虑高速信号差分过孔之间的串扰问题。顺便提一下，高速PCB设计的时候应该尽可能最小化过孔stub的长度，以减少对信号的影响。如下图所1示，靠近Bottom层走线这样Stub会比较短。或者可以采用背钻的方式 图1：高速差分过孔产生串扰的情况（H>100mil, S=31.5mil ） 差分过孔间串扰的仿真分析 下面是对一个板厚为3mm，0.8mm BGA扇出过孔pitch为31.5mil，过孔并行距离H=112mil的设计实例进行的仿真。 如图2所示，我们根据走线将4对差分对定义成8个差分端口。 图2：串扰仿真端口定义 图5：优化差分过孔间距后串扰仿真结果 2 k& I h" B& \
| 5G | 10G | 15G | 20G | 优化前串扰（dB） | -37.167 | -32.609 | -27.61 | -25.721 | 优化后串扰（dB） | -60.021 | -48.463 | -48.056 | -36.356 | 优化效果（dB） | 22.854 | 15.854 | 20.446 | 10.635 |
表1：优化差分过孔间距前后串扰仿真数据对比 TI公司推出的应用于25/28Gbps接口速率的DS280BR810芯片在PCB设计上可以使用这种降低串扰的扇出方法。DS280BR810是一个8通道28Gbps低功耗线性均衡器。 # w# b: j# x& @" R
9 x/ m+ v9 N3 }1 H8 l) k# Q, g1 ?
7 k7 z" Q) U H0 U6 M | 
/1 
发表于 2019-12-26 09:57
收藏
淘帖
支持！
反对！
发表于 2020-3-12 15:51
