AES密码硬件实现方法研究

updown

AES密码硬件实现方法研究
摘要
现代社会的信息化和网络化给人们的生活带来了方便快捷，但随之而来的信
息安全隐患也日益明显，加密技术则是解决这一问题的有效方法。2001 年11月
  r: e, i5 W" W! y8 d, B3 D26日,美国国家标准技术研究所(NIST)正式批准Rijndael算法为高级加密标准
AES. AES密码算法的加密速度快，安全级别高，已经成为加密各种形式的电子
2 q' p/ y, ?' [1 t6 L0 d6 v数据的实际标准。目前，针对AES密码算法的加密技术已成为研究热点。论文提.
# x, e" j6 i8 a' ~出了一种低成本的ABS密码算法的硬件实现方法,并且使用PPGA器件实现了具
体的设计方案，最终设计了一个基于FPGA的AES加密芯片。
论文首先提出了AES密码系统的体系结构框架。系统采用非流水线结构实现
了ECB非反馈和CBC反馈两种工作模式，提高了系统的可配置性，满足了实际
工作的需要。此外，在算法的具体实现过程中，采用了直接解密的算法结构,通
9 `7 M$ u  o; H- P+ C过可配置的s盒和优化的逆列混合变换，部分消除了加密、解密硬件结构的差异，
达到了减少硬件资源的设计目标。
& m# V& n2 F1 W8 H. E然后，设计中使用Verilog HDL硬件描述语言对上述系统结构框架进行建模。
根据相关文献提供的测试数据，采用ModelSim工具对系统的各个模块以及整个
* u+ a* b% r( k系统进行了仿真验证,并且采用Altera公司的QuartusI开发工具完成了系统的综
0 v" j: ~; K. n1 i8 _W
合编译。综合结果表明该AES密码系统基本达到了低成本的预期设计目标，在满
3 |! W8 p9 }- O- T足加密、解密速度的基础上，尽可能地减少了硬件资源的消耗，实现了规模和速
; P& L3 O  @! M! G. B1 O0 ?+ _度的平衡。
最后，将上述综合编译后生成的配置文件下载到Cyclone EP1C12Q240C8器
件中，完成了FPGA的配置下载过程，从而完整地实现了AES密码系统的设计过
% `- S) f( ~; T* H程，开发了一片基于FPGA的AES加密芯片。
7 a/ ]' n! z  I  |关键词: AES FPGA 加密解密仿真综合

游客，如果您要查看本帖隐藏内容请回复

; o9 N  T- y3 `' t

道法自然

很好的资料，学习分享，还有吗？这方面的资料，EDA365真好，让我找到了我想要的资料