复位系统，flash的cs引脚电平感觉不对，是为啥

ly04t · 发表于 2019-12-18 09:50

您需要登录才可以下载或查看，没有帐号？注册

x

蓝色是flash的cs管脚，黄色是串口输出的数据。
程序上电5s后串口不停输出数据，要用针强行给系统复位，测量flash的cs管脚，发现电平不是一直地电平。而是入图这样的，这是为啥？

hsmine · 发表于 2019-12-18 10:18

CS 是片选信号脚吗要配合原理图才能分析得

Kileo · 发表于 2019-12-18 22:10

Flash的CS脚在读写操作中都需要拉低，楼主可否将原理图贴上来呢？是不是CS有上拉电阻，并且连接到CPU的GPIO？

ly04t · 发表于 2019-12-19 09:19

Kileo 发表于 2019-12-18 22:10$ _. ^9 }7 H" A1 ~
Flash的CS脚在读写操作中都需要拉低，楼主可否将原理图贴上来呢？是不是CS有上拉电阻，并且连接到CPU的GPIO ...

cs是有上拉电阻，并和GPIO连接的。附上原理图。按理说系统复位时应该持续给一个低电平

Ryanapp · 发表于 2019-12-19 12:33

加nmos在cs腳

topwon · 发表于 2019-12-19 13:31

ly04t 发表于 2019-12-19 09:19
7 K/ t1 w, s& |3 Ocs是有上拉电阻，并和GPIO连接的。附上原理图。按理说系统复位时应该持续给一个低电平

先断开这个芯片，直接测MCU的GPIO输出是否稳定吧？是不是初始化程序有bug啊？

Kileo · 发表于 2019-12-19 20:40

topwon 发表于 2019-12-19 13:31
& S+ H2 ~% C$ Q7 N! r先断开这个芯片，直接测MCU的GPIO输出是否稳定吧？是不是初始化程序有bug啊？

从楼主的描述上看，应该是程序的bug

Hardworker · 发表于 2019-12-19 22:21

cs端口作为输入端口不会无故被拉低，首先断开端口与主控的连接线并保持上拉，如果无此现象则说明flash器件大概正常，检查主程序是否有io定义错误，宏定义重复等软件bug。

菜鸟001 · 发表于 2019-12-19 22:22

查程序吧

hyz12888 · 发表于 2019-12-20 08:46

:victory:

fisheryzh · 发表于 2019-12-23 11:06

你先确认读写flash是否有问题，不能光凭flash的CS#引脚出现高低电平就认为波形不正确。复位时，正是SOC对flash进行读写操作的时候，有些SOC在进行Flash的读写时，确实是会对CS#进行高低操作的（读写时拉低，读写间隙拉高），并不是想象中一直拉低CS#的。

anguchou · 发表于 2020-1-26 11:44

:):)

帐号		自动登录	找回密码
密码			注册

推荐内容 /1