TA的每日心情 | 开心
2020-7-28 15:35 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
基于eMMC阵列的高速固态存储器的研究与设计
4 A3 g8 w0 Z- ?( a" E8 @+ `摘要
2 J* j, t& e% n+ {6 p7 _& P) K动态测试技术的快速发展使得高速数据存储器变得越来越重要。为了满足高带宽和) Y' w6 r9 L& }6 G0 \) N
大容量存储的要求，传统的方式为采用FLASH阵列的方式。然而，NAND FLASH存在
4 @! X/ j: K$ e* m5 Y) v3 G坏块检测、编码校验、擦写均衡过于复杂等一系列缺陷，增加了系统开发成本，影响了
/ [' m7 B) Z' ^项目开发效率和系统升级。eMMC (embedded Multi Media Card)因其速度快、设计简单、
' [3 r9 {4 W8 y; ?便于升级与管理的优势，解决了NAND FLASH开发缺陷。针对传统存储器的上述问题，% G! K1 i) P5 d! n7 X0 h
结合eMMC的优势，本文提出了一种采用eMMC新型存储介质的高速存储器的设计思% |) e- G7 i2 y$ e4 |. _* z
路。4 Y) c# t* O0 V8 o. F. Y
本文首先对eMMC5.0规范进行了研究总结，并在此基础上根据系统指标提出了整
) \& O/ F6 r; t) f& ^体设计方案。存储器以FPGA作为主控制器，按照功能划分为SFP光纤接口模块、DDR34 v5 J: \# U4 h4 y1 _ V: `
高速缓存模块、eMMC阵列存储模块和与上位机通信的千兆网模块。在系统逻辑设计中
3 D1 {* N# f( u重点介绍了eMMC阵列控制逻辑的实现。通过对eMMC阵列的初始化单元、传输控制
, o$ f4 p/ u1 R& L1 N1 {, m! R. W) R' f7 w单元、命令接口单元以及阵列同步逻辑单元的设计，实现了eMMC阵列在HS400工作' N! J1 P9 X0 p# w/ y
模式下的数据存储。然后对系统其他模块进行设计，配合完成整个系统的存储功能。' B* P$ L) g! ?& X
最后，依据设计方案，搭建了硬件测试平台。使用ChipScope、IBERT 等对各个模
1 u" T. H) W7 q# B块进行了在线调试。重点对eMMC阵列控制器进行了调试，并对SFP光纤接口模块和1 _. u F4 \( r, M4 ~, _' E; ^" r
DDR3高速缓存模块的逻辑进行了验证。结果表明，本文设计的使用eMMC新型存储介" h1 e6 K: ?4 Z
质的高速固态存储器能够实现156MB/s的存储带宽，同时具有容量大、可移植强与系统
8 C; ]7 X2 |& S! `" }升级容易等特点，满足设计要求。, J4 n0 z; h8 [2 R5 I
本文开展的基于eMMC阵列的高速固态存储器的研究与设计，为后续动态测试领域! L- K" I/ H. U% G
的应用奠定了基础。 A# [( i. D* b1 O
$ U7 w$ }$ v# N! R8 ?9 n) W1 q) ?1 Z8 I% [, W
4 H4 o, q- B: m& T4 ]
|
|
/1 
发表于 2019-12-17 09:58
收藏
淘帖
支持！
反对！
