TA的每日心情 | 开心
2020-7-28 15:35 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
基于eMMC阵列的高速固态存储器的研究与设计( o' ?5 B9 W" R& q5 Q
摘要4 E' W$ W7 i% U& y+ A& ^
动态测试技术的快速发展使得高速数据存储器变得越来越重要。为了满足高带宽和
4 r* l6 V* U: ]" o' w- ]9 h大容量存储的要求，传统的方式为采用FLASH阵列的方式。然而，NAND FLASH存在
* @) \; h+ g. L& U坏块检测、编码校验、擦写均衡过于复杂等一系列缺陷，增加了系统开发成本，影响了
3 B- i, V0 [& X- V5 w3 Q+ e! H项目开发效率和系统升级。eMMC (embedded Multi Media Card)因其速度快、设计简单、
! a M" |0 U; P( n, k, x便于升级与管理的优势，解决了NAND FLASH开发缺陷。针对传统存储器的上述问题，
6 n1 y) t0 y- B+ J9 ~结合eMMC的优势，本文提出了一种采用eMMC新型存储介质的高速存储器的设计思) {6 J" F( M% `) G ]+ u
路。
# N: P" ?) Q* m: G" N0 r本文首先对eMMC5.0规范进行了研究总结，并在此基础上根据系统指标提出了整
( h9 d- _8 L6 L3 p+ ?; l/ {0 P体设计方案。存储器以FPGA作为主控制器，按照功能划分为SFP光纤接口模块、DDR3
) f& Q7 h" a: V( f/ ^; f' }- m高速缓存模块、eMMC阵列存储模块和与上位机通信的千兆网模块。在系统逻辑设计中9 N; ?* @/ f6 g
重点介绍了eMMC阵列控制逻辑的实现。通过对eMMC阵列的初始化单元、传输控制* {+ S5 P) T$ X ]
单元、命令接口单元以及阵列同步逻辑单元的设计，实现了eMMC阵列在HS400工作% o/ m Q$ F* w7 R% A: F
模式下的数据存储。然后对系统其他模块进行设计，配合完成整个系统的存储功能。+ l9 {3 A- k4 e( m( u% `
最后，依据设计方案，搭建了硬件测试平台。使用ChipScope、IBERT 等对各个模
: o. f3 T# F7 [$ q' j块进行了在线调试。重点对eMMC阵列控制器进行了调试，并对SFP光纤接口模块和 }4 c/ v; s/ `/ K% {0 u( x
DDR3高速缓存模块的逻辑进行了验证。结果表明，本文设计的使用eMMC新型存储介
. G" v4 F5 l' P) `2 I质的高速固态存储器能够实现156MB/s的存储带宽，同时具有容量大、可移植强与系统
) I& _$ O" h" G& f# S9 ~升级容易等特点，满足设计要求。4 F: o! ?2 N; C/ M. r V
本文开展的基于eMMC阵列的高速固态存储器的研究与设计，为后续动态测试领域) c9 e7 l: i( N) C' a- q) v" w
的应用奠定了基础。6 X K( s* o$ u
2 E$ X/ [6 E. m$ N1 r
$ E- Y# ] h- t8 K
7 p8 @$ l8 Y. K& I |
|
/1 
发表于 2019-12-17 09:58
收藏
淘帖
支持！
反对！
