TA的每日心情 | 开心
2020-7-28 15:35 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
基于eMMC阵列的高速固态存储器的研究与设计! {: Q, A5 i* A) o8 E
摘要; K" G8 L' A* K% n2 z: K+ Y
动态测试技术的快速发展使得高速数据存储器变得越来越重要。为了满足高带宽和
6 v2 d( {3 g+ G! P! q6 H7 T; P/ E9 m大容量存储的要求，传统的方式为采用FLASH阵列的方式。然而，NAND FLASH存在
8 D# B* ^. u% p$ _: K% m+ T- j坏块检测、编码校验、擦写均衡过于复杂等一系列缺陷，增加了系统开发成本，影响了
3 X( i2 K( p+ _6 c' }% r" ^项目开发效率和系统升级。eMMC (embedded Multi Media Card)因其速度快、设计简单、
; {# R) ]/ @. b+ _便于升级与管理的优势，解决了NAND FLASH开发缺陷。针对传统存储器的上述问题，; `# T" {5 Y; X j2 F& T2 Y
结合eMMC的优势，本文提出了一种采用eMMC新型存储介质的高速存储器的设计思5 _' Z- V" n! c0 Q
路。
3 R+ ~( j2 X% }* w* y本文首先对eMMC5.0规范进行了研究总结，并在此基础上根据系统指标提出了整
2 F% e2 ] M L体设计方案。存储器以FPGA作为主控制器，按照功能划分为SFP光纤接口模块、DDR30 o- Y4 K4 e/ o" d5 v
高速缓存模块、eMMC阵列存储模块和与上位机通信的千兆网模块。在系统逻辑设计中
* T. C( N. A9 Y$ v5 S3 q重点介绍了eMMC阵列控制逻辑的实现。通过对eMMC阵列的初始化单元、传输控制! J4 i' {" B, G1 Y% G0 `
单元、命令接口单元以及阵列同步逻辑单元的设计，实现了eMMC阵列在HS400工作! c( q/ y; L e) q* Q+ F& S8 n0 F" y
模式下的数据存储。然后对系统其他模块进行设计，配合完成整个系统的存储功能。
' R/ E* H, Z* T最后，依据设计方案，搭建了硬件测试平台。使用ChipScope、IBERT 等对各个模
6 a& A. a% [8 M/ ~5 x" `块进行了在线调试。重点对eMMC阵列控制器进行了调试，并对SFP光纤接口模块和' @9 @2 k9 b1 E. z
DDR3高速缓存模块的逻辑进行了验证。结果表明，本文设计的使用eMMC新型存储介& v$ b) K1 @9 a/ v
质的高速固态存储器能够实现156MB/s的存储带宽，同时具有容量大、可移植强与系统! j; X( U8 [: {7 w7 s( T" Q, c" a
升级容易等特点，满足设计要求。' ^9 Z- S, N( y+ d
本文开展的基于eMMC阵列的高速固态存储器的研究与设计，为后续动态测试领域; ?5 S j- H" M8 s' K% _
的应用奠定了基础。
0 v% w5 H# G0 `4 @& e1 w" B! G5 s. P$ `& ?
* @/ _3 K3 w) J% p0 a6 l
" ^1 @+ ?: z/ e4 F/ l P& | |
|
/1 
发表于 2019-12-17 09:58
收藏
淘帖
支持！
反对！
