TA的每日心情 | 开心 2019-11-19 15:19 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
. C# I, }/ E! o$ _
# g7 u) }9 s0 e摘要
, J) v. Y' H4 w8 n& \4 u* Z7 @/ P/ U& u% ^5 v4 p
QPSK调制是现代通信领域广泛应用的数字调制方式,其频带利用率高,在相同误比特率下所需的信噪比比较低,电路结构比较简单。现场可编程门阵列(Field Programmable Gate Array, FPGA)具有功能强大,开发过程投资小、周期短,可反复编程修改,保密性能好,开发工具智能化等特点, .用FPGA 实现调制解调电路,不仅降低了产品成本,减小了设备体积,满足了系统的需要,而且比专用芯片具有更大的灵活性和可控性。本文将对基带数据速率1Mb/s,载波频率10MHz的QPSK调制解调器进行设计。
% @0 O* T2 ^/ v0 `$ a& N
. H/ ~" h' `0 `- f" e本文首先介绍了QPSK 系统的基本理论,包括调制和解调的基本原理,给出了设计的框图。调制部分介绍了数字控制振荡器(NCO)和成形滤波器的实现原理。解调原理中分析了QPSK解调中常用的科斯塔斯(Costas)环的基本原理和位同步全数字锁相环的实现原理。其次对解调器中的关键电路锁相环进行了详细的分析,在介绍锁相环的基本原理和跟踪性能的基础上重点推导了锁相环的噪声性能。在此基础上,本文采用硬件描述语言在Altera公司Quartus II 开发环境下设计了QPSK调制解调器,详细介绍了数字控制振荡器、成形滤波器、环路滤波器和位同步模块的设计过程。数控振荡器和成形滤波器采用了查表法设计,环路滤波器是用IIR 滤波器方法设计的,位同步模块采用了全数字锁相环。( I, _! u- O. {
! {) w- U/ }2 ~6 W本文在分析了QPSK调制解调器和锁相环基本原理的基础上详细介绍了各个功能模块的FPGA软件设计过程,具有一定的理论和实际意义。4 e+ S/ ~1 A2 u# B" e( N
* m, r$ ^% F$ |7 o) \) k# G3 @
关键词QPSK; 调制解调;锁相环% b0 x8 g, Y# m: w
; I8 \/ P" v3 B3 I9 b; ~& ]
7 T9 x% J* U/ ~% E$ z) h* b4 v |
|