TA的每日心情 | 开心
2019-12-10 15:39 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 fuxiaohua 于 2019-12-22 09:42 编辑
5 n& P8 G7 S' {: z/ A8 W* f1 Q. M3 x1 @& C- j
图片形象生动地展示了芯片去耦电容的设计与噪声的关系：$ |/ M7 x: D- _3 q+ c
1. 插件封装电容与SMD电容的差别7 n A5 S# g; [2 }, A
2. 电容布局远近形成环路面积的大小导致的差异
& B. N7 [7 c5 h6 ~% q3. 电容脚接地采用走线和平面之间的差异( a3 o$ j# @0 L+ G6 r" Q" S8 \
+ K5 b9 t; m# q2 U1 `' l- r
E8 J9 _- B. p' d
6 @& N0 {4 R1 H* e# Q好，不错，不懂原理，只会背结论。0 f0 H" p4 _" ~1 X n
您的这个点评好。那么，我们大家就来聊聊这是什么原理啦？) G% C& C3 w+ f9 P/ k9 j/ X
1. 电容的本质是什么或者等效模型是什么？ 在什么情况下，电容还是电容，什么情况下电容也许变成了电感？* Z- `: O: ^) L6 o; D
2. 要想电容是发挥电容有效的作用，设计上需要关注什么？5 O* |, N' p6 d( u
补充：
2 M5 u( {1 c3 n7 k S电容的等效模型为电阻串联电感，再串联电容。而电阻来自于电容本身和FANOUT时候的走线或铺设铜皮所带来的；电感也是电容本身和FANOUT时候的走线或铺设铜皮所带来的；当然电容除了自己本身的容值还有与PCB的叠层之间的GND产生的，这个在高速和射频领域需要关注。
7 J2 I4 a" x! a8 r* U
, _) }$ L; r! `( ^, x( `4 K那么，A\B\C三点有表现为什么？, f. y7 @- d+ h, b% L& |: s' K. D
Z=R+JWL+1/JWC% I/ L7 O. J7 J6 A
当电容为理想电容时，即R/L为零时，电容的隔离直流效果非常好，即A点；7 R. v: i7 d% k/ \6 |
当电容的容性与感性协整时，这是阻抗为R，即B点。所以图片的走线不同，导致电感性和电阻性的不同，所以曲线B点也不同。同时，底部的宽度也不同。
) N: P. \( {2 K7 t1 |1 k( z/ V" V当电容的感性超过性时，电容存现电感状态（即过B会后的，BC段）。0 n9 M$ W2 \- l) x& z3 I1 V) V+ Z
所以，从绿色的图片中，就能够看到不同PCB布局布线的情况下，去滤除噪声的曲线为何会那种趋势的变化。 T; L, \( A0 Z- {9 {
当您理解完了电容的等效模型之后，自己可以去整理一下电感、磁珠、电阻等其它电磁兼容的元器件。" N* s: ~: v; p) W e- G
% G0 m# L, D- ]" P3 `# ^
7 n B( B/ f, z# i, V; L |
|
/1 
发表于 2019-12-10 09:29
收藏
淘帖
支持！
反对！
发表于 2019-12-16 08:46
楼主