TA的每日心情 | 开心 2019-12-10 15:39 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 fuxiaohua 于 2019-12-22 09:42 编辑
) _! `" t L/ |. W z, `, `
& b. g0 d5 E3 l) D) m图片形象生动地展示了芯片去耦电容的设计与噪声的关系:
( Z( o' P Z# p3 A1. 插件封装电容与SMD电容的差别
3 T s: p% y, P: E, E2 j8 u2. 电容布局远近形成环路面积的大小导致的差异
0 ]4 t2 O" h+ g2 M3. 电容脚接地采用走线和平面之间的差异. L' l* R/ _2 y7 ?' {; X9 Z& a
1 r3 n, {6 K7 ^5 e' T Q' i" T8 K0 v/ l6 a0 F- S/ R1 ]
* N( {. D5 c7 l |好,不错,不懂原理,只会背结论。5 u! E( ?8 O3 X. \ |$ D
您的这个点评好。那么,我们大家就来聊聊这是什么原理啦?; z9 j# w j$ P9 `
1. 电容的本质是什么或者等效模型是什么? 在什么情况下,电容还是电容,什么情况下电容也许变成了电感?
, f1 ?. ~! K9 F2. 要想电容是发挥电容有效的作用,设计上需要关注什么?
1 G( b9 I5 e7 t/ i+ Q+ j6 a9 {9 S补充:
$ d8 |" y1 N" Y& u( i: u电容的等效模型为电阻串联电感,再串联电容。而电阻来自于电容本身和FANOUT时候的走线或铺设铜皮所带来的;电感也是电容本身和FANOUT时候的走线或铺设铜皮所带来的;当然电容除了自己本身的容值还有与PCB的叠层之间的GND产生的,这个在高速和射频领域需要关注。
+ F( b6 k) y, Z2 I. Y
0 P4 V7 M5 k4 q! Y8 d( q1 `那么,A\B\C三点有表现为什么?9 B. @& U! p. E5 h( y( ?* m
Z=R+JWL+1/JWC
1 Q3 \4 I/ \4 w% f- b当电容为理想电容时,即R/L为零时,电容的隔离直流效果非常好,即A点;
' F/ p6 G K+ V1 j当电容的容性与感性协整时,这是阻抗为R,即B点。所以图片的走线不同,导致电感性和电阻性的不同,所以曲线B点也不同。同时,底部的宽度也不同。; l/ y! i6 D8 P- L& m8 c" W: x
当电容的感性超过性时,电容存现电感状态(即过B会后的,BC段)。
w) \* |9 d2 }( V所以,从绿色的图片中,就能够看到不同PCB布局布线的情况下,去滤除噪声的曲线为何会那种趋势的变化。
" V& A" r5 X ^6 F# e当您理解完了电容的等效模型之后,自己可以去整理一下电感、磁珠、电阻等其它电磁兼容的元器件。: k: y9 V- [ U! a' y% ]4 T% X
8 v' H. M; I3 [2 G l
( o3 J8 c! N7 E3 Y |
|