TA的每日心情 | 开心 2019-12-10 15:39 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 fuxiaohua 于 2019-12-22 09:42 编辑 + s; r# M- p/ P# E9 T2 b
- P' S- X: I/ p3 B3 s( z5 q8 d9 X# R% a图片形象生动地展示了芯片去耦电容的设计与噪声的关系:
; z" J! J, W8 E- s1. 插件封装电容与SMD电容的差别
! ~7 P) m0 f) l ]/ F* K4 t: r! l8 i- F2. 电容布局远近形成环路面积的大小导致的差异
7 w2 ^: C6 w) c3. 电容脚接地采用走线和平面之间的差异! k, ]- q. A: s! ?9 k
- Q, O1 e- q1 V( N/ G5 o
$ n7 ]2 y/ n6 r! [( O
: P1 q, S: Q7 {" d" X0 {; g好,不错,不懂原理,只会背结论。
$ w, Q6 ?; @1 `9 h0 q您的这个点评好。那么,我们大家就来聊聊这是什么原理啦?* e( |) n \9 [
1. 电容的本质是什么或者等效模型是什么? 在什么情况下,电容还是电容,什么情况下电容也许变成了电感?
! \4 S) T7 J! O) y1 r4 `0 q- b2. 要想电容是发挥电容有效的作用,设计上需要关注什么?
+ g0 h6 C. v& u; h1 \ U' _" W1 s5 l- ]补充:
& Y2 H$ c- U! E2 Q电容的等效模型为电阻串联电感,再串联电容。而电阻来自于电容本身和FANOUT时候的走线或铺设铜皮所带来的;电感也是电容本身和FANOUT时候的走线或铺设铜皮所带来的;当然电容除了自己本身的容值还有与PCB的叠层之间的GND产生的,这个在高速和射频领域需要关注。% X T6 s4 {, e5 O7 |2 |" a
0 I5 Y: n& X) K$ e' e2 {# D) V- ?! |
那么,A\B\C三点有表现为什么?; G" c) [4 I# C- ]
Z=R+JWL+1/JWC# `5 F% O b; @2 a& [
当电容为理想电容时,即R/L为零时,电容的隔离直流效果非常好,即A点;" C+ Z% H) E* F; k
当电容的容性与感性协整时,这是阻抗为R,即B点。所以图片的走线不同,导致电感性和电阻性的不同,所以曲线B点也不同。同时,底部的宽度也不同。
5 G: v% K+ D/ g* {8 w* j当电容的感性超过性时,电容存现电感状态(即过B会后的,BC段)。
) @& u! ?7 y+ V }) n所以,从绿色的图片中,就能够看到不同PCB布局布线的情况下,去滤除噪声的曲线为何会那种趋势的变化。
: p" D" ~5 F. h* P8 V当您理解完了电容的等效模型之后,自己可以去整理一下电感、磁珠、电阻等其它电磁兼容的元器件。8 X5 w8 H4 R$ E
4 q+ a5 |" y: y G3 j, F" M
% l2 s2 }3 [* i" C7 t2 I |
|