关于有限状态机的建模与优化设计

Taio · 发表于 2019-11-17 00:07

您需要登录才可以下载或查看，没有帐号？注册

x

关于有限状态机的建模与优化设计

通常的 Verilog HDL 编码风格生成的电路速度慢、面积大、毛刺干扰严重 . 基于此特点提出一种优秀、高效的 Verilog HDL 描述方式来进行有限状态机设计 , 介绍了有限状态机的建模原则 , 并通过一个可综合的实例 , 验证了该方法设计的有限状态机在面积和功耗上的优势 .

游客，如果您要查看本帖隐藏内容请回复

helendcany · 发表于 2019-11-21 13:25

研究研究，谢谢分享。

我要回家养老 · 发表于 2019-11-23 16:10

研究一下

雷北城 · 发表于 2022-8-10 15:28

关于有限状态机的建模与优化设计

帐号		自动登录	找回密码
密码			注册

推荐内容 /1