|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
0 F8 h, V' S1 Q6 ? u8 W一、锁存器:SR锁存器是静态存储单元中最基本、也是电路结构最简单的一种,通常由两个或非门或者与非门组成。. b- C8 t" W+ ~2 d$ i
6 u0 |/ J, {% m; ~
$ ?; K% p: I6 w8 d8 {1 [9 v- Z
! ~; o" {8 n l' n2 L0 \, s& o
6 H6 g" }% F/ L) u, V
, [3 a9 n0 W: Y4 ~# P9 D( @
1 O# W5 G7 E% U c7 q# S二、触发器:按照触发信号工作方式的不同可以分为:电平触发、边沿触发、脉冲触发三种,在不同的触发方式下,触发器的动作过程各具有不同的动作特点。9 ^ j3 o+ x3 `7 L! |/ D
, R8 C% E) ]2 A, n4 D. |* i
(1)、电平触发的触发器:只有当CLK变为有效电平时,触发器才能接受输入信号,并按照输入信号将触发器的输出置成相应的状态。在CLK=1的全部时间里,S和R状态的变化都可能引起输出状态的改变,在CLK回到0以后,触发器保存的是CLK回到0以前瞬间的状态。因此在CLK=1期间,S和R的状态多次发生变化,那么触发器输出的状态也将发生多次翻转,这就降低了触发器的抗干扰能力。
+ i5 A% ]$ l. N9 Y
; k$ C6 s. v! h* `2 T. S2 z. M
) _; t# n) {$ ] V0 {% | L7 j
! }( u) S1 I4 E! }% t
& |/ n% ~$ ?& y' o. F0 G# I) q
" q, m, ?7 W0 W9 ](2)、边沿触发的触发器:边沿触发器的次态仅仅取决于CLK信号下降沿(上升沿)到达时刻输入信号的状态,而与在此之前和之后输入状态的变化对边沿触发器的次态没有影响。这一特点有效地提高触发器的可靠性,增强抗干扰能力。: ^1 @ x/ N' H8 ?; x/ T* B0 k; J9 l$ C
' T% \6 g# }, O9 }5 X# p5 D
6 V6 U: v* `0 E! ?6 y' d
2 D3 @2 q, I" @+ w& v, A# Q
(3)、脉冲触发的触发器:脉冲触发的翻转分为两步动作。第一步,当CLK以高电平为有效信号时,在CLK=1期间主触发器接收输入端(S、R或J、K)的信号,被置成相应的状态,而从触发器不动;第二步,CLK下降沿到来时从触发器按照主触发器的状态翻转,所以Q、Q‘端状态的改变发生在CLK的下降沿(若CLK以低电平为有效信号,则Q和Q'状态的变化发生在CLK的上升沿)。因为主触发器本身是一个电平触发SR触发器,所以在CLK=1的全部时间里输入信号都将会对主触发器起控制作用。由于存在这两个动作特点,在CLK=1期间输入信号发生过变化以后,CLK下降沿到达时从触发器的状态不一定能按此刻输入信号的状态来确定,而必须考虑整个CLK=1期间里输入信号的变化过程才能确定触发器的次态。
/ u. T3 h0 X! M, K9 K+ m* Y5 b
) q: M( Y& i5 ^
. H4 u$ c! n$ }8 U1 f2 f' l$ K- M( u! d3 }, G- P& i% n
三、触发器的分类:' \) s7 }: Z% N
o, j& F! D) Z
按照逻辑功能的不同可以分为:SR触发器、JK触发器、T触发器、D触发器。
5 B' `0 f" y$ {' Z
. P( p9 w/ w2 [( C$ h$ x
8 H: w% O- k7 ~5 w
3 T* f1 ?6 w, A0 s4 [0 V& i/ P, \
3 q8 d) l3 L5 N% M- I
9 F% N5 G5 Y; p
! n5 c. n- j2 g7 z, y# H( \* e; W) E o* j# F7 D) p
1 x# K+ e; _; s6 I3 [
; D j5 t4 V1 i注:目前生产的触发器定型产品中只有JK触发器和D触发器这两大类。
$ r$ k+ F6 A4 o% y
9 v* V& p( Q$ J7 E9 N
) n X- o, X+ J) n9 {! k# v' ?+ V9 L! y7 B4 J
5 A/ B4 [" i8 w* d) |
|
|