TA的每日心情 | 开心
2019-11-20 15:05 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
8Gb(x32) 178ball-LPDDR3 H9CCNNN8GTMLAR_datasheet 9 ^) Q: r" n2 o1 r$ C7 f6 L3 j
9 H1 k% `- ~% {$ E8Gb(x32) 178ball-LPDDR3 H9CCNNN8GTMLAR_datasheet
* R, s5 q- T1 n2 r) j& Y特征:
" B/ v5 U( R9 h$ k[ FBGA ]
; V( x$ h5 v/ Z7 B8 W8 K●作业温度- m) ~8 J' C4 U( h* @9 A
- (-30)oC ~ 85oC. B- j( [; G1 H2 _; C" S& V
● Package
+ }$ s+ d: {# @7 G1 Z. o- 178-ball FBGA
3 \$ C& e2 J: ?- 11.0x11.5mm2, 1.00t, 0.65mm pitch
( M: d" K; B! U- Lead & Halogen Free$ f' P8 ^0 |3 o/ e& {% i8 [
1 r. g% [6 v% x1 b5 n- Z% U' \
[ LPDDR3 ], h' {- n1 B& d7 Y" _
VDD1 = 1.8V (1.7V to 1.95V)
. k& z# U$ W. o* B4 r O* eVDD2, VDDCA and VDDQ = 1.2V (1.14V to 1.30)
: B+ o" k% w" H% dHSUL_12接口(高速无终止逻辑1.2V)
( x4 c5 [ E: \+ K8 D用于命令、地址和数据总线的双数据速率架构/ s0 p0 J8 }8 ?
-所有控制和地址，除了CS_n，CKE锁定在时钟上升和下降的边缘。6 H. k$ L- B4 S- ^" w1 F
-CS_n，CKE锁定在时钟上升边缘- G- V, x* s+ _& _) v% J9 ~
-每个时钟周期访问两个数据
' w8 [5 J& n" b. {# z. o/ z: d5 r6 Y& V0 a# G# W( n" T& ~
差分时钟输入(CK_t，CK_c)8 c2 A( g/ ^# l1 w1 P0 Y
双向差分数据选通(dqs_t，dqs_c)
1 L; ?4 k0 f7 _. t/ _-源同步数据事务对齐双向差分数据选通(dqs_t，dqs_c)
# c: A3 z" b& y-读取操作时，数据输出对齐到数据选通(DQS_t，DQS_c)的边缘
# }3 W5 B* P( J-写入操作时，数据输入对齐到数据选通中心(DQS_t，DQS_c)
3 \) Z* [5 g; T: R \
1 Y1 _8 g) N. {9 U0 E: ODM掩码在数据闪存的上升和下降边缘写入数据。
, Z1 q" ]0 J( B, j. i- O/ F可编程RL(读延迟)和WL(写延迟)
- u( y% Q( j+ [可编程突发长度：8! _. \+ l! b+ h6 x; t
支持自动刷新和自刷新
* ~: W! z; n3 Z# I所有银行自动刷新和每个银行自动刷新支持
! A# w1 W" L( C自动TCSR(温度补偿自制冷)1 s; | |8 Z& k9 l0 E) s/ q9 _
银行面罩和分段掩码的部分阵列自刷新(PASR)
' s+ l+ s/ k' z0 k& L驱动强度! O4 o- O# D; V0 S) K9 [
DPD(深功率下降)6 n4 o, | s+ C5 z: w- N
ZQ(校准)
0 Q+ E E2 i" _+ c. d, rODT(关于模具终止) v& [4 H2 G2 _8 O% f @
0 |. [- `6 P7 Y6 z4 I
原理框图
* \* R- b' Z5 b. L% R
8 a" y* I: d% \ ~/ [
|
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2019-11-14 09:40
收藏
淘帖
支持！
反对！