ALTERA的FPGA-的AS、PS和Jtag配置模式区别

Hqb199464

AS模式(active serial configuration mode):FPGA器件每次上电时，作为控制器从配置器件EPCS主动发出读取数据信号，从而把EPCS的数据读入FPGA中，实现对FPGA的编程。
PS模式(passive serial configutation mode)：EPCS作为控制器件，把FPGA当做存储器，把数据写人到FPGA中，实现对FPGA的编程。该模式可以实现对FPGA在线可编程。
3 d# q& ^% I* G& B, g1 A在下载配置的时候对于cycloneII的器件,如ep2c8,在JTAG下载方式对应.sof,AS下载方式对应 .pof.
JTAG是直接烧到FPGA里面的 由于是SRAM   断电后要重烧,AS是烧到FPGA的配置芯片里保存的 每次上电就写到FPGA里
; j) H; ?5 {0 s+ n关于JTAG的原理，大家可以参考OPEN-JTAG 开发小组写的《ARM JTAG 调试原理》。JTAG、BDM 都比较类似，实际上是将仿真功能嵌入到芯片内部，接上比较简单的调试工具就可以进行开发了，省掉了高价的仿真器。
JTAG 调试用到了 TCK、TMS、TDI、TDO 和 TRST这几个脚。其中 TRST 是用来对 TAP controller进行复位的，它不是必须的。通过在 TMS脚也可以使 TAP controller复位。
# p# Y4 g0 `+ Z; ~' M/ f: yTest Clock Input (TCK)
. ]! m8 x9 W/ b; }4 JTCK为 TAP的操作提供了一个独立的、基本的时钟信号，TAP 的所有操作都是通过这个时钟信号来驱动的。TCK在 IEEE 1149.1 标准里是强制要求的。
Test Mode Selection Input (TMS)
TMS信号用来控制 TAP状态机的转换。通过 TMS信号，可以控制 TAP在不同的状态间相互转换。TMS信号在 TCK的上升沿有效。TMS在 IEEE 1149.1 标准里是强制要求的。
Test Data Input (TDI)
TDI 是数据输入的接口。所有要输入到特定寄存器的数据都是通过 TDI 接口一位一位串行输入的（由 TCK驱动）。TDI在 IEEE 1149.1 标准里是强制要求的。
9 I* U# r) M! J- j( C* Z: |1 ~* xTest Data Output (TDO)
8 L. I+ o$ [* M. E3 j9 bTDO 是数据输出的接口。所有要从特定的寄存器中输出的数据都是通过 TDO 接口一位一位串行输出的（由 TCK驱动）。TDO在 IEEE 1149.1 标准里是强制要求的。
Test Reset Input (TRST)
TRST 可以用来对 TAP Controller 进行复位（初始化）。不过这个信号接口在 IEEE 1149.1标准里是可选的，并不是强制要求的。因为通过 TMS也可以对 TAP Controller进行复位（初始化）。
  |! K7 l' d5 o