Virtex UltraScale + HBM控制器 - 在IP中启用时，写入DQ奇偶校验需要进行内存文件修改

adogpp

Virtex UltraScale + HBM控制器，
5 s  _1 y+ w2 X  H+ A0 m" Y9 H在HBM IP GUI中启用“写入DQ奇偶校验”时，需要修改某些文件才能使该功能完全正常运行。
. X3 K" [4 r9 x& f  X

kinidrily

在HBM层次结构中，有两个* .mem文件需要修改。

对于Implementation，编辑以下文件：

• project.srcs / sources_1 / IP / hbm_0 / HDL / RTL / xpm_internal_config_file_X.mem
  

对于Simulation，编辑以下文件：

• project.srcs / sources_1 / IP / hbm_0 / HDL / RTL / xpm_internal_config_file_sim_X.mem
  

在任何一种情况下，当两个堆栈都启用时，文件名中的“X”表示目标HBM堆栈，0或1。

要启用该功能，需要为每个内存控制器添加两行。这些应放在* .mem文件的顶部附近。

第一行表示内存控制器地址，第二行启用写入DQ奇偶校验路径：

[存储控制器寄存器地址]
FFFF_FFFF
; p1 E2 {8 F# j1 v+ P* S
3 E8 Y! B! B+ O内存控制器寻址映射如下表所示：

内存控制器	地址
MC0 / MC8	0011_2c00
MC1 / MC9	0019_2c00
MC2 / MC10	0013_2c00
MC3 / MC11	001b_2c00
MC4 / MC12	0015_2c00
MC5 / MC13	001d_2c00
MC6 / MC14	0017_2c00
MC7 / MC15	001f_2c00

例如：

要在MC10，MC11和MC15上启用堆栈1的写DQ奇偶校验：

1）打开project.srcs / sources_1 / ip / hbm_0 / hdl / rtl / xpm_internal_config_file_1.mem和project.srcs / sources_1 / ip / hbm_0 / hdl / rtl / xpm_internal_config_file_sim_1.mem文件，以便在Vivado之外进行编辑。

2）将以下行添加到每个* .mem文件的顶部，然后保存更改。

0013_2c00

注意 ：如果重新配置IP并再次生成输出产品，则这些文件将被覆盖，需要再次修改。

9 R" l) B8 v1 z