菜鸟弱弱的问一下，modelsim能做纯组合电路的仿真吗？

felton

本人菜鸟，把Verilog语法简单看了看，开始跑例程，尝试编写testbench时看到3_8译码器简单的例子
) N1 v' C- j6 E6 v的时候想到这个问题。modelsim只能做时序仿真吗？有没有老版本的quartusii那样可以手动加电平波形，检测组合
/ y( o1 ~) J$ A: `  q3 H9 o3 K# ~电路逻辑的功能？？?
  `& _$ y, p- Q' k% i0 s
0 @% B, s1 S, |; T8 j2 |& N比如这个例程：
/*键盘key1-key9，在数码管上显示0-9*/
& U1 P" y# q  m% D3 cmodule encode(a,c,en);
input[9:1] a;
: ^6 a7 Q0 y- I) t8 P0 J) toutput[7:0] c;
/ {) B7 p$ ]$ P1 N" a# {; Zoutput[7:0] en;
& h' N" g" A: R" B* s
) l8 X$ S: }) D. _reg[7:0] c;
( }6 e1 }7 F5 C7 v, W, T/ wreg[3:0] c_tmp;//将0-9位选择的换成可理解的十进制
integer i;
% g! i, O/ |2 m( Dassign en=0;//位选，这里直接选择第一位

//独码解成二进制码
always@(a)
   begin
, ^4 S# m, q: r% }$ ~$ d$ A9 f           c_tmp=0;
8 P' s0 K' ?! j7 Y( ?                for(i=1;i<=9;i=i+1)
                begin
/ k( d1 q: E. ]6 k$ @  S/ B& s! W                   c_tmp=i;
                end
        end
. \, G- f5 L, ?4 c* O
//二进制码用数码管表示，选用的是共阳极，所以0为有效输出        
8 h4 `' e4 y& U& O' k; Qalways@(c_tmp)
2 g- C4 t, o5 y' G' a   begin
           case(c_tmp)
, G8 _8 S# k( C5 ]/ C" D" M% ?                4'b0000:
) P2 z- T* B( x2 d                        c=8'b0000_0011;
- M7 P' o' ]( z( j. ^4 ~! f                4'b0001:
                        c=8'b1001_1111;
                4'b0010:
7 d: l1 T+ F8 c/ K3 ]8 j; o4 j                        c=8'b0010_0101;
                4'b0011:
                        c=8'b0000_1101;
                4'b0100:
. E' L% S1 }6 }4 I# ?% z! P0 n                        c=8'b1001_1001;
) `% k: a! P, c                4'b0101:
                        c=8'b0100_1001;
: h% g3 f. n5 z                4'b0110:
3 Q* @( |" A( v                        c=8'b0100_0001;
3 [6 N: e) N  _1 l& x                4'b0111:
+ B8 ]" @, r/ N% w* E4 ^, k                        c=8'b0001_1111;
                4'b1000:
                        c=8'b0000_0001;
7 h8 E  K6 @+ y  O                4'b1001:
                        c=8'b0001_1001;
                default:
# o$ C) N0 v4 P2 o4 t                   c=8'b0000_0000;
5 Z1 L* f5 n4 G* t1 G; I                endcase
        end
endmodule
, ?3 @$ ?! W1 Z+ }8 `        我能手动加a的波形或者怎么写testbench，使得C输出？我试过一种认为加一段CLK，让按键循环按下的程序。但可以纯组合，手动加a的波形仿真吗？
5 H; p- D& B5 W

Colbie

  modelsim可以仿真组合逻辑、时序逻辑。

sunygd

用task 给输入赋值观察波形。