基于FPGA的高速数据传输系统的设计

Allevi

基于FPGA的高速数据传输系统的设计

  n" `5 O$ `. [9 ]9 i* |/ X
本文基于模块化的设计方法对ALTEra的高速收发器进行了深入研究,提出一种速率为2.0gps的数据传输方案,根据此方案可将大容量的数据进行实时处理,运用verilog高级语言进行系统设计。
, d1 \* M4 F; E; R

游客，如果您要查看本帖隐藏内容请回复

kym123

感谢楼主！ ！！

飞雪逐青

学习一下。

飞雪逐青

这个就是Altera高速收发器的使用简单介绍。