找回密码
 注册
关于网站域名变更的通知
查看: 301|回复: 2
打印 上一主题 下一主题

FPGA - 整数分频器的原理以及实现

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-9-2 18:04 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
Design7 S7 M+ }9 P# u6 r# c8 a$ z0 Q

+ ?. ?  |! Y8 p( s! N2 f: G( o1. 偶数倍分频
7 O# u" e9 V! q" ^" Y% O8 i7 G
" y3 B' J6 x# r; ?
原理:比如4分频,需要一个模4的计数器,占空比50%,计数为0~3循环,当计数到一半时,即计数输出cnt<2时翻转。
; V* ^" Z( D2 o, v5 n4 f: k" I( K% K# f, }# p8 G! Y6 [
代码如下:div4- U! ?0 A% F6 [7 H
) g, Q) Z& e/ `: i- g" d2 x
游客,如果您要查看本帖隐藏内容请回复

, p: B  c+ s- p( t* N" [
1 l- x3 Q# g% x
, i* @! R( k$ A& w
* p( W+ \5 V3 T- ?$ z4 P& L0 }
: M* N) k/ P0 f) z

7 @+ t0 Y3 o) ]; u
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-13 01:22 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表