|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
你知道FPGA是如何采样数据的吗?当数据与时钟一并到来,则叫同步。若不是与时钟一并到来的话,那就是异步。而UART就是一个异步接口。
: T* k! s8 M, t
" K1 T9 [) P- V2 f+ e6 s在任何异步接口中,首先要知道的就要什么时候采样数据。如果采样的时间不对,那么就会看到错误的数据。为了收到正确的数据,发射器和接收器必须要设定相同的波特率。波特率是数据传输的频率,比如9600波特率就意味着9600bit每秒。以下的VHDL代码用了一个类属来定义每bit中有多少时钟周期。8 s _. o6 Y1 J; A
, {- ~# |9 T' U% c5 m( ~
以下是VHDL的接收器与发射器代码。
' U9 f; V6 V! n( n! A5 [1 @4 ]/ c
3 A4 Q3 O4 c* Z( P' R
/ M. X% J3 y, c; B" X- M) m# ^+ U% k
9 U" u2 M6 ?# v+ _3 D
! }, b# e; G% z7 c; _0 P& h |
|