|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
引言$ o5 [' \! n1 V8 A
5 o! x1 |% z' I0 ~" ~$ S! B' X$ H( y R) a" j0 M5 _: a
在学FPGA之前，一定弄明白一件事情，就是，FPGA到底是什么？9 T# Y/ |+ O; U9 s
1 @3 E+ B y s- I# }. g% J5 ?9 g) t( p, t$ }, P2 \
好吧，这一节主要说一下这个问题，当然不止这一个问题。& S+ U# X" v( W1 W0 _, V
g; C+ R1 g/ L" v) ~$ ^5 W% o' i
! {, x" ^/ N& v! V [$ E" ]
弄明白了这个问题，下一节开始说verilog语言的问题。! v! h/ z5 Q8 M' ]! d0 k
0 Y% J! R- b' O' @! A8 O* \' _. n0 m* r* G [: B$ @1 |8 k3 e
" _% Y0 |, l" z6 l9 K
1.1FPGA实现类型7 m e3 ?3 J$ }6 t7 F; @
" F' g! \) |% I5 h
) w1 d4 M- W3 k& S0 O# k众所周知，FPGA不同于ASIC的最要的特性就是，FPGA是可重配置的。可重配置，就是这个芯片的功能是可重新定义的。配置什么呢，配置逻辑，什么是逻辑？逻辑由最小逻辑单元和连线两部分内容组成。
- w2 N, w+ b! o8 E+ ?) c/ Z# H1 K
' q- Q' s6 M. C7 _' n9 g1 q1 I4 C- T/ `6 n; z: K
1》如果配置内容的逻辑部分（真值表）是通过RAM存放的，那么这个FPGA就是基于RAM的。7 o9 G. z% P9 C! i! D1 i- _; L& E% c
$ U! C$ f5 u, K; D( ` U
. ^* v6 A5 u5 }9 r8 z
9 G9 A* w5 S; k0 d" Q9 W, z; ]' k
8 c9 }3 B6 G$ d1 d( A
|
|
/1 
发表于 2019-8-29 15:10
收藏
淘帖
支持！
反对！