VERILOG （1）

uperrua

: F* N7 m+ a* e# _
1 verilog的历史1.1 传统的数字系统设计方式—原理图设计
$ g1 [5 \8 r8 Z; c在传统的设计方法中，当设计工程师设计一个新的硬件、一个新的数字电路或一个数字逻辑系统时，他或许在CAE 工作站上做设计，为了能在CAE工作站做设计，设计者必须为设计画一张线路图，通常地，线路图是由表示信号的线和表示基本设计单元的符号连在一起组成线路图，符号取自设计者用于构造线路图的零件库。若设计者是用标准逻辑器件（如 74系列等）做板极设计线路图，那么在线路图中，符号取自标准逻辑零件符号库；若设计是进行ASIC设计，则这些符号取自ASIC库的可用的专用宏单元。这就是传统的原理图设计方法。对线路图的逻辑优化，设计者或许利用一些EDA工具或者人工地进行逻辑的布尔函数逻辑优化。为了能够对设计进行验证，设计者必须通过搭个硬件平台（如电路板），对设计进行验证。

1.2 硬件语言描述方式—verilog

游客，如果您要查看本帖隐藏内容请回复

& \* [+ m( y9 D4 u, m
! z4 j- a! B7 x2 N0 C4 M
! u, a- R. ]8 i4 X) G

yxlk

看看