|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
Modelsim仿真没有想象的那么难,我一直没想着仔细研究一下,本来想着请教别人的,但是最后还是决定找资料,自己好好做一下。
/ r, ?6 k9 t! [' U6 }% i
/ Q* V+ p- D2 j1 s! e5 _% n8 b我原先都是调试C语言程序,然后直接用硬件验证的,没有注意到仿真的重要性。在FPGA上面,仿真占了很大的一部分。在我们实际验证之前,就采用仿真来排除可能出现的错误,能够节省很多时间。仿真过程中也可以让我们更加深入的思考所设计的系统。因此Modelsim就显得很重要了。4 h& a6 M& d/ j, K; F
* s# z# C8 \" ?! |, I
最初都是使用quartus进行直接调用的,对modelsim的整个操作流程还是不了解,后来直接用modelsim调用编写的程序。7 g& {' j Y+ X( B
( J+ i. l$ V4 p4 D iModelsim也可以编译verilog的程序的,我们可以建立一个空的工程进行编译的。我们这里使用的方法是在quartus里面进行编译。这两种方法我都测试过,都是可以的。
8 F% w/ Y" W a$ l) q7 _
& Y" I7 p" O/ k' a7 c下面现在列出具体的方法。
' t* J0 |3 E5 }% z- X5 t! o: g# W' K4 m! O& g
/ d, F! w# d/ ~3 m9 d$ E, z0 J$ e7 v; [+ _3 k+ M* h6 z2 q Z# [; g
|
|