基于FPGA的PLC数据输出控制IP核设计

A-Lin

% X% x% O- L, q; a4 f, B$ _+ |7 D! x% g
+ V1 _8 y. o5 ~* H/ D( E, m9 A

基于FPGA的PLC数据输出控制IP核设计

' M3 a4 T9 v) y

. S9 }1 _: n  v' b* {提出应用FPGA设计PLC数据输出控制IP核的思路。该IP核执行输出数据相关命令时,在内部时序脉冲控制下按照Y编号地址自主完成数据在存储单元的寻址和读写操作;论述了控制器的工作原理和电路设计,应用Verilog语言实现硬件电路的构建及功能。

游客，如果您要查看本帖隐藏内容请回复

fanichicl

谢谢楼主分享，赞一个

henri

看看。

雷北城

基于FPGA的PLC数据输出控制IP核设计

gwj221

谢谢楼主分享，赞一个