|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
引言& L) T- k& @; W9 U& F+ h
' B. u' K3 p# c9 |( W6 d索性再破例一下，成个系列也行。
/ O$ d1 t( k+ M) o& f; I$ V0 q! @! | u2 l/ l) g
内容组织
$ {8 z) o6 U6 M _# N7 ?9 n" V! q! |) v7 h3 r9 q
1.建立工程 2 G7 P- v2 b/ @8 v1 U S) d Y
2.插入及配置核
. `, d; h I: G, g2.1运行Synthesize + ~0 }" x; R2 d4 ~& O
2.2新建cdc文件 0 X9 C( N+ O G5 u
2.3 ILA核的配置
/ U# F3 B8 k' Y+ g9 v9 y- g, t* q3. Implement and generate programming file ! Q4 Q5 @/ ]: o% M7 v% V
4.利用Analyzer观察信号波形
" b9 [! G% i: v ~. Y2 _4.1连接器件
! ~4 o7 z8 n" `1 G" r2 x: A4.2下载配置FPGA 6 I: r1 K( l. b; u2 @/ P
4.3载入信号端口名 + C+ Y5 F* U' _
4.4设置触发信号
! T, d+ J; [: w4.5运行并观察信号波形
1 Y L& W* ^' `# ~补充 # e5 W; c# A1 R- d! E
$ T B+ T) ~) E' E N" y7 p. Q" w2 N
" T5 G0 W3 [7 C5 R7 ~& J1. 建立工程ChipScope是配合Xilinx Ise使用的片内逻辑分析工具，使用的第一步是建立ise工程文件，详细步骤可参考ise使用说明。如果已有建好的ise工程，可跳过此步骤，打开已有工程即可。
( d: H6 C e5 a+ V建立工程时注意正确添加.v源文件和.ucf管脚配置文件。$ l5 Z# k; k; G9 b' L, d" X
+ \3 s0 {7 U, Q, t. T, |/ M2. 插入及配置核4 _3 D0 }& e: M: G3 d: I
6 t8 f* E' {8 ~! F) J) a5 R* T& X1 ]5 a7 T# _4 M
+ b* L$ X# m/ v/ _6 f3 \1 W# V. N# n9 H3 }# q- s2 O, b. Z
J9 v/ X5 u5 q5 s5 S n
+ G4 g7 C* D5 H Z' U# _1 ~* u8 N: S0 l, p7 P0 ^
|
|
/1 
发表于 2019-8-22 16:48
收藏
淘帖
支持！
反对！