找回密码
 注册
关于网站域名变更的通知
查看: 271|回复: 2
打印 上一主题 下一主题

FPGA的复位

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-8-21 10:30 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 pulbieup 于 2019-8-21 18:14 编辑
/ T& r7 y' f; X$ [' _; h; u1 B8 O  x6 o0 B. t
关于FPGA的复位
当初开始学FPGA的时候,总是疑惑:FPGA不是没有复位管教么,但总在always看到有复位信号。这个复位信号(我们暂且称为rst_n)从哪里来?
实际上是可以从两个方面获得的,这与我们的mcu一样。
  • 上电自动复位
  • 手动按键复位# O* h1 o' ~+ }% _4 x; G. `: u
考虑到系统的初始化可能需要一定的时间,需要写一段Verilog代码进行延时复位,这段代码综合后就是上电自动复位的过程,上电自动复位也要外部硬件提供一个低电平脉冲,第二种方法要求有按键复位的按键电路。作为一个正常的系统,上电自动复位和手动的按键复位都是必须的,且两者实际上是不可分割的。
上电自动复位
游客,如果您要查看本帖隐藏内容请回复

2 Q; U. n+ \* T( o* [" P

" \0 n- p' K6 A' H

该用户从未签到

2#
发表于 2019-8-21 18:09 | 只看该作者
楼主fpga敲错了吧?

点评

谢谢提醒,已改回来  详情 回复 发表于 2019-8-21 18:15

该用户从未签到

3#
 楼主| 发表于 2019-8-21 18:15 | 只看该作者
artic 发表于 2019-8-21 18:09
  W- ^; }4 Z3 D2 h' p楼主fpga敲错了吧?

- T0 _2 D6 E4 I6 A8 O0 Z8 c1 l谢谢提醒,已改回来
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-12 18:49 , Processed in 0.156250 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表