基于FPGA的低通滤波器FIR设计（含matlab和FPGA verilog源码）（下）

pulbieup

4 ?( ]( L+ }4 S) I% A( R
0 K4 Y/ |  }8 u( y. i4 J5 FPGA的fir设计
& U  n4 j! g' QFir滤波器verilog代码设计采取全并行模式。

游客，如果您要查看本帖隐藏内容请回复

1 }& H5 x' ?2 S5 w/ j
! u+ L$ F* W. s% A  S+ D  b

wu68aq

学习一下，谢谢楼主分享。

雷北城

谢谢分享，学习了！

dixon

谢谢分享！！！！