有没有做过Xilinx的FPGA动态烧写配置设计的大神？

pegngf

板子上有两片xilinx的FPGA，一片是V5芯片，一片是K7芯片。
V5接了一片FLASH和一个PCI接口，而K7没有接任何FLASH芯片。
设计要求通过PCI能实现对K7的动态烧写配置。
请教大神，非常感谢！

Colbie

感觉比较难。

' J( p. ]" b+ N# D- R: \& \& _考察过在线配置方法，想实现IAP编程，
8 H1 l1 {; n5 ^+ y! s1 t印象里网上只有ALTERA（也可能是XILINX）一家CPLD芯片的少数资料，用51单片机就可以配置，
但只有这一家的资料，而且是CPLD。

Allevi

这个只要用pci模拟配置写的时序就可以实现，对配置流本身不需要什么额外的处理，难度应该不大。俺做过V4的当时连配置流数据也都改造了。

pegngf

Colbie 发表于 2019-8-19 17:23
7 J/ z; V, f% S+ r/ ?( _- F% D. c感觉比较难。
( @5 Y; F$ j$ l/ l/ j8 D7 i/ F
; e: [$ \' F. O' q9 q5 g' P# @, M考察过在线配置方法，想实现IAP编程，

谢谢大神！

pegngf

Allevi 发表于 2019-8-19 17:23
. `) [0 d. e: T% T6 o( F# A这个只要用pci模拟配置写的时序就可以实现，对配置流本身不需要什么额外的处理，难度应该不大。俺做过V4的 ...

  u( d+ B: N& P  j3 d好的，谢谢大神！

fanichicl

只要用pci模拟配置写的时序就可以实现。