关于FPGA接口设计请教大神。

abcde1234

我现在做一个FPGA接口设计，mcu通过SPI通讯读写FPGA内部例化的RAM核，读写数据分两种情况：
* B. R" e: T2 P7 a# D
整体的读写和指定地址的读写，具体有自己的通讯协议，我现在有两种方案（那整体读为例）：
: a4 @: Z5 F4 |
第一种：接收到整体读的命令后，打开RAM的读使能，直到接收到整体读结束命令，关闭RAM的读使能（由于SPI的传输速度相对于RAM的时钟慢很多，导致对同一地址读了很多次）此方案已经实现功能；
3 Z6 [% m8 a% t1 F
第二种，就是每个地址只读一次，此方案还没实现（理论能实现），现在想按照此方案去做。有没哪位大神可以指导一下那个方案更好一点。非常感谢！

dqwuf2008

用异步RAM