|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
, U* @0 ?9 b. n! ~) q2 Y
: Z" {5 _0 D- d' z9 i& f5 Q9 T6 Q; i8 d. r! |
Xilinx_FPGA配置的一些细节9 M; Y) R6 h9 n |" a0 J, K2 h6 u! e
: S9 @4 M% E' x( @9 H5 X1 Xilinx配置过程; T) o/ y) P0 Z2 B0 u% ]* X
主要讲一下startup Sequence。" n1 u- ~" P, b( C
Startup Sequence由8个状态组成.& O, w. s/ e& @; J- m% M; [* \% s9 H1 }
除了7是固定的之外，其它几个的顺序是用户可设置的，而且Wait for DCM和DCI是可选的。
" M: U* ^! X# B) \3 ]其中默认顺序如下：
+ m5 b6 E1 F* U% \- b; a+ [这些在ISE生成bit文件时通过属性页设定。+ U# {, y: B' P* C$ x- W4 l- r
这几个状态的具体含义如下：* r' c% |; n1 l$ M
release_DONE : DONE信号变高% U9 R: r {) } ~8 @/ Y: [
GWE : 使能CLB和IOB，FPGA的RAMs和FFs可以改变状态& p' \) l& B0 ], t9 i/ |9 X d
GTS : 激活用户IO，之前都是高阻。
$ C' }# ^: k" y& f6 V0 Q |
|
/1 
发表于 2019-8-16 13:43
收藏
淘帖
支持！
反对！