FPGA如何连接DDR2

ulppknot

一、引脚分配原则
3 U. f2 I' O" K) [  E. L$ y; g
- D- X) X7 y; t. j
, c- D! ?$ A# E7 j+ h: W0 N1   DQS    DM有固定的引脚   不可变   DQn有8个引脚   该引脚之间可以互相调换位置  但是FPGA其余IO不能当作DQ使用

1 {$ J  I: E) o8 k. r
如图：

# i; h4 B$ Y4 u! w1 w. \, U' J
: D, B$ m6 u9 g. T


% ?7 z* p& a6 y0 g, O* o2 t5 A只有标有DQnR的引脚才可以被设定为DQ信号

6 B8 d- Q& S$ c9 Z* v
/ N/ V% J2 Y  n6 M) J2  其余信号地址线EAn 和控制线 CAS  RAS  CKE...随便在该bank找到IO即可
+ _# f7 E6 U" h' s) U' ^% H+ q

5 O- [. a1 M: j" j, O$ R3  vref引脚要连接DDR的vref  即参考电压   是DDR2电压通过电阻分压得到
0 P5 t2 ]/ r/ a% t( q& D6 \  m2 ^4 }1 e
二、等长约束
# }3 R- i8 C# f5 o# p

    1 在一个8位内   DQS   DM   DQn信号等长  且在同一层走线


' L; q! x+ R) @    2 其余控制信号线以及地址线等长

7 r; E+ c, Z5 l6 [- L7 t8 r
5 \3 C  C$ i- ^. i' w# B( k% X* K
$ s; K' J$ l) w& \( a

gaoxings

FPGA如何连接DDR2。