|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 uperrua 于 2019-8-16 14:58 编辑
+ z, [) S+ Y5 w {6 C4 A6 V1 w8 ?$ F' ^! Z! z4 m+ u v) K
在FPGA处理图像过程中，经常遇到需要对于像素按照行对齐的输出，比如说 在求取图像sobel运算 需要一个像素点周围的8个像素，着九个像素怎么得到呢？ 首先需要得到第一行 第二行 第三行的第一个像素，然后通过移位寄存器保存该三个像素， 再得到第一行 第二行 第三行的第二个像素，由此可见，每一行的像素都是对齐输出的。5 |" U! {; ~ k" W: T
怎么样确保每一行的像素都能够对齐输出呢？这就需要用到lineBuffer 行缓冲器。
& \" |$ K# W6 @( N
7 l1 S) W7 B, x N0 |* B一、行缓冲的设计
, d. k4 u$ C! q$ x4 s9 ]- u4 p/ X- D+ \2 H4 e
1.1 起始写地址、读地址 g# \! q1 l5 S7 E- i
起始的写地址为0
) S. q% g' e3 q* C. Z* f
9 _0 k L# }; @+ {& Z, u" }' D" n) E- ^* E" y1 I
# |5 a; H7 O. X
|
|
/1 
发表于 2019-8-15 12:00
收藏
淘帖
支持！
反对！