本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › FPGA configuration is not done on the target
返回列表 发新帖
查看: 295|回复: 1
打印 上一主题 下一主题

FPGA configuration is not done on the target

[复制链接]
mytomorrow

该用户从未签到
跳转到指定楼层
1#
发表于 2019-8-14 16:08 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
在使用SDK 对ZYNQ-7000 Debug时，出现“FPGA configuration is not done on the target”的错误，原因是需要对ZYNQ的PL部分进行配置。Debug -> Debug Configurations ! y. _* }4 e) _

0 W4 V+ h0 m$ p$ |- g. x# U/ V' c% r7 t# b
4 F2 Q0 q: h$ [! {9 x$ [
, n- |/ n( t) }2 B
8 M% r, W0 Z' |+ o7 i5 Z9 F6 p. o
然后进行Debug，发现可以正常进行Debug。7 I5 P1 ?: w+ J5 A
' }& |* {; t8 s5 M% n) }7 V
) v" N0 p3 ^9 g2 M: M2 C
9 h+ w6 u+ f  R# Q: B. i
! D, c' f4 R4 N

; e! L4 w# Q5 m0 \9 u2 f: \( W( C1 z
9 J3 ~! I0 [1 j$ t" }  d! m- u( O' c0 p, {( }

" B& t5 F2 w% i. _

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-13 01:18 , Processed in 0.156250 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表