本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › FPGA DDR3 Demo的自建仿真平台
返回列表 发新帖
查看: 229|回复: 1
打印 上一主题 下一主题

FPGA DDR3 Demo的自建仿真平台

[复制链接]
ulppknot

该用户从未签到
跳转到指定楼层
1#
发表于 2019-8-13 16:34 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
自建仿真平台：" n; L/ @6 S% G9 [1 |
( C, i4 [' J+ x; Q* ]" q
) f/ x# I7 a( e
1.写例化DDR3 IP核的顶层模块，将DDR3模块IP核例化一下。并且模板中的rst改成用系统的复位信号。时钟用系统的时钟信号。 ; F% K: v6 M9 Q# y6 i
& W' l3 U8 Q6 ?; k( }
游客，如果您要查看本帖隐藏内容请回复
* [/ p( z. G/ y) I7 U1 `
( u7 f" h$ U" _$ h/ ], {8 [
# o" i# m. y! r% Z" H

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-13 03:42 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表