FPGA --- Verilog基础知识（跨时钟域的同步电路）（上）

thinkfunny

同步电路
4 h/ L3 m% }) y7 J" r, x# k
$ ~9 m6 L" N' F8 ]8 {
跨时钟域传输信号主要引起的问题就是亚稳态。处理跨时钟域的数据有单bit和多bit之分，而打两拍的方式常见于处理单bit数据的跨时钟域问题。打两拍本质就是定义两级寄存器对数据进行延拍。流程如下图所示：

. i. s) o  E  f2 S. h8 ^
; @$ @$ g; G- v. _) T' \

3 {5 d6 y; u8 s8 C9 H

游客，如果您要查看本帖隐藏内容请回复

0 E; x8 `* E# l/ @/ s0 J4 j, n
3 P: W. J- I* c" _$ }
& f8 ~% s' X, V: q7 [
% ]2 }' M" W3 K; z7 w
& F8 z. l& r& q( a; m7 V# n% ^6 r

2 a! v( ~5 g" `7 t1 @) F

Liberallh21

谢谢分享

rowen

谢谢分享
4 j# m! E5 ~( }) t) F6 M6 D8 A/ ~" j