FPGA --- Verilog基础知识（状态机与序列检测）

thinkfunny

状态机
! n! w/ [" J, |
& a3 D' @+ _6 a
状态机分moore机和mealy机，其中：


, L$ h' F9 [. |* s* ]

• moore机的输出只与状态有关
• mealy机的输出与当前状态和输入都有关
• 体现在状态转移图上就是，moore机的输出在状态圆圈内，mealy机的输出在转移曲线上
• moore完全描述状态转移图会比mealy机多一个状态
• 体现在verilog代码中就是，moore机的最后输出逻辑只判断state，mealy机的输出逻辑中判断state && input
  

* N$ N2 m# |3 U3 N' P3 ]7 P

游客，如果您要查看本帖隐藏内容请回复

& x! h& p! ]  Q
& p: N+ P% t& [* f

wu68aq

看看。

Liberallh21

看看