xilinx FPGA学习笔记9：时序约束原理

uperrua

七、设计约束原理设计约束文件直接影响设计性能和设计效率。xilinx的ISE软件提供了实现不同类型约束的方法：
/ n, y6 O( M8 P, H    1、用户约束文件（User Constraints File，UCF）是一个ASCII文件，该文件指明了用于逻辑设计的约束。设计者可以使用文本编  辑器或约束编辑器来创建UCF文件。这些约  束影响逻辑设计在目标器件的实现方式。设计者可以使用UCF文件来覆盖在设计  入口所声明的约束。UCF文件是NGDBuild的输入。UCF文件将成为生成后的NGD文件的  一部分，对于FPGA芯片来说，当  设计被映射时，将使用这些约束中的一部分，并将其中的一部分约束写入到MAP所生成的物理约束（Physical Constraints   File，PCF） 文件中。PCF文件被物理设计工具使用（比如PAR和时序分析工具），在设计映射后，将运行物理设计工具。
          在下面的文件中可以找到逻辑约束条件：
, O0 @9 Y( O( h7 u+ O( t' J  （1）网表约束文件（Netlist Constraints File，NCF）是由综合工具生成的ASCII文件。
  （2）UCF文件使由用户生成的ASCII文件。
     NCF文件和UCF文件的通用规则包括：
! ~( S, A( t4 A0 ]! Q6 C5 Z  （1）UCF和NCF文件使大小写敏感的。
  （2）每一个描述使用个“；”结束。
  （3）当描述超过一行时，不需要使用连接符进行连接（由于分号“；”表示结束）。
% L, `! h  A, d+ o! Y6 p& T' M! L  （4）xilinx推荐设计者将相似的块和元件构成一个组进行一个时序约束，而不需要分别进行约束。
4 c% j6 z4 |& \  （5）UCF和NCF文件的注释使用“#”符号开头。      
3 s# \  @" v) A0 ?     #file TEST.UCF
- |% y) v5 w" \+ _( U

游客，如果您要查看本帖隐藏内容请回复

7 W: G/ F7 s6 I- `
$ D/ ]+ P( N5 b; z0 u; C$ f! ^- q

zxb0403

谢谢！
$ R3 E0 F$ l5 D$ [' d9 {4 k. f2 U

rowen