找回密码
 注册
关于网站域名变更的通知
查看: 316|回复: 1
打印 上一主题 下一主题

Spartan6 FPGA DDR3自建写测试平台(续)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-8-8 15:14 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
接下来就是写仿真的脚本文件了
$ j( g' `% N* S3 k1 J, s% ~4 }4 d0 ]& h7 B& T* E7 b
: v, i, G3 k5 V; `! y$ }3 R
主要就是去产生一个wr_trig信号
& ?3 w* e" O* l5 u& w代码如下
; R( b3 x+ }" e: P& \5 p3 v& I3 y' E
. z/ ^/ B; U/ f+ v0 n' D1 i
$ B9 y; {- s- P  Z- h/ X: T0 m1 E, P
  • initial begin
  •     wr_trig = 0;
  •     @(posedge c3_calib_done)
  •     #10_0000;//10ns
  •     wr_trig = 1;
  •     #25600;
  •     wr_trig = 0;
  • end
    ; ]# z! m0 A9 _$ P
6 q. Q, P0 K7 `/ E2 a" c
) t( p- H$ r) ^0 X& k
( w, |9 |6 X  ^3 F
因为ddr3的操作要在calib_done完成后(calib_done是指MCB初始化完成的信号)才能读写ddr3.所以top文件也需要将c3_calib_done引出,在tb文件中例化进来。
" \& b' o  `9 @/ p! A
1 f7 J# P4 u4 g: [, L

0 j# c9 w6 }6 `* X/ |# }
游客,如果您要查看本帖隐藏内容请回复

- B& o! D9 h: Z2 W( _
7 h  T: X+ Z! X9 k6 I1 v) q
9 \8 u3 s$ f- N
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-12 16:30 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表