有的引脚上会连接两个及以上电容，那么就这些不同容值的电容该怎样排布呢？

pegngf

有的引脚上会连接两个及以上电容，那么就这些不同容值的电容该怎样排布呢？
1，容值大的靠近引脚，因为电容是一个储能元件，特别是在电源引脚，当芯片耗能的时候就释放储存的能量，当纹波大时又吸收多余能量。
* m6 ]1 z/ a7 n- i2，容值小的靠近引脚，因为容值小的相对的有效抑制频率较高，还有容值小的一般封装也较小，因此寄生参数也小。
$ c% k+ B' c- u( I我是觉得大的靠近引脚，但是道理也讲的不是很清楚，请大神指教一下，非常感谢！
另外电源脚和信号脚会不会应用规则不一样？

ygcgsa

我对这个问题也不太清楚，提出我的想法求指教

大电容功能是滤波，一旦与负载（IC）的距离过远，则铜箔的杂散电感将降低电容的反应速度
% R) B' g, ]4 l! y6 k小电容功能是去耦，一旦与负载（IC）的距离过远，则电流迴路过大越有利于磁场发射

' ]4 M$ L# l+ }3 G. ?2 w' a我是55％倾向将大电容靠近IC，45％倾向小电容
因为我想即使大电容会加大小电容的去耦迴路，但是这样的去耦迴路面积依然小到不足以发射低频（1GHZ内）的磁场，我想至少要THZ以上才有机会，但我记得磁场主要反应在EMI低频
  d+ B# @3 E/ l+ x. V: i: I

9 t% j: H/ U% D1 ?& D9 p3 J. F) D我个人的想法是，第一记得加这两种电容，第二记得距离要近
- y' b' J! M* i' m& Z3 t至于顺序如何排列，应该不是重点。

House

Allevi 发表于 2019-8-7 17:18
3 y- P4 L: R7 _: w! U容值小的靠近IC管脚，容值小的是去耦电容，抑制IC动作产生噪声的，让噪声尽快回到源头，所以环路越小越好 ...

. f% R, c0 J* x* D4 p* g8 f; G% i/ _说得有道理，本人再补充一条：
设计IC端多个去耦电容布局的最常见的一个错误方式是把他们一个个地排成一排，且把它们的0V连接都设计在同一端；但这一的布局会增大阻抗降低电容的去耦效果。正确的做法是把它们的电容0V接地端过孔错开，不要置于同一端。
这是戴尔公司的申请的专利，若打算使用这一技术请留心不要侵权。

artic

) T5 n$ G# E4 s3 u* X& |" s1 u假设一个是自身谐振频率为50MHz的小电容，1个是自身谐振频率为1MHz的大电容
7 ^0 A, c% l: L9 `( Z大电容放前面，小电容放后面时，安装到板上后，整体阻抗最低的两点变成1MHz与60MHz
0 Z% @5 t7 B# f- Z7 G而小电容前，大电容后，安装到板后，整体阻抗最低的两点变成0.8MHz与50MHz
这两种哪个好？能有定论吗？肯定得看实际需滤除的频点啊！
9 z8 R$ `$ ?- S% S7 Q而且，那点寄生的电感产生的阻抗应该比较小吧，说不定还没电容本身的容值误差引起的差异大。我觉得MHz范围内是不用考虑这些问题的。

Colbie

输出先大后小，输入先小后大。

Allevi

容值小的靠近IC管脚，容值小的是去耦电容，抑制IC动作产生噪声的，让噪声尽快回到源头，所以环路越小越好；
3 A" F( L& S8 k, J大电容是储能的，在IC开关动作时提供一个电流，减小地弹噪声。

Taio

大电容主要抑制低频，其波长大，可以适当放远，小电容则相反。

cat12620

House 发表于 2019-8-7 17:20
' J- z* {( s# T9 n9 p说得有道理，本人再补充一条：
. `, X5 v6 c4 H9 \5 w0 m( b; N设计IC端多个去耦电容布局的最常见的一个错误方式是把他们一个个地排成一 ...

对，是专利，蒙特洛斯那本书上说过。

Colbie

ygcgsa 发表于 2019-8-7 17:19
5 K) `4 s  z7 Q8 W7 i* w5 N我对这个问题也不太清楚，提出我的想法求指教
- B( j! C  _/ f' w
大电容功能是滤波，一旦与负载（IC）的距离过远，则铜箔的 ...

4 ?. s/ V* F" ?  \, d. D" i简单这样说吧，你就认为大电容抑制低频，小电容抑制高频，那么，高频的东西就是我们重点要抑制的，因为它更容易辐射等，所以，与IC形成的环路越小越好，这样考虑的话，小电容优于大电容靠近IC。

mm58690

这个问题很好，受益匪浅。不过，我个人觉得小电容要靠近IC管脚。如果小电容离管脚太远的话，IC管脚还是容易被其它杂讯耦合。

A-Lin

通常的情况下，是小电容接近IC比较好.但是对于电源芯片输出端来说大的放在前面小的放在后面比较好。

Colbie

artic 发表于 2019-8-7 17:26
假设一个是自身谐振频率为50MHz的小电容，1个是自身谐振频率为1MHz的大电容
4 ]5 |2 f+ X  b* \5 p* u大电容放前面，小电容放后面 ...

3 N3 Q# h, t3 p! C& R9 @不错，一般是高速集成电路上才会认真考虑到（GHz级别）谐振问题。
: D. R; ]( ^: l0 W$ y* s

pegngf

掌握了很多知识，谢谢大神！

wu6886

看看
. u4 a/ s5 P: y9 O1 |/ g! ~3 K

chendl

学习