Spartan6 FPGA DDR3自建写测试平台（上）

pulbieup

先简单总结一下前面建立FPGA DDR3 IP Core，以及简单简述一下DDR3 IP Core的信号。
4 q( f; B) \, X
0 b: G( p6 ~% D3 _7 |7 p
, _3 c2 ?. B5 V4 \. D1.DDR3 IP core建立的时候，如果网上没有搭建这个IP核的资料，我们要怎么搭建呢?

1 {2 d$ Y# T, d# f  ]
3 m8 n& [% r# ^4 ^- c6 V& S8 Q

游客，如果您要查看本帖隐藏内容请回复

! j7 b7 d1 Q  _  k& P- W! q

kinidrily

看看