找回密码
 注册
关于网站域名变更的通知
查看: 408|回复: 2
打印 上一主题 下一主题

LATTICE FPGA ECP5如何锁定设备上的serdes引脚???

[复制链接]
  • TA的每日心情

    2019-11-19 15:34
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2019-8-7 15:48 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    LATTICE FPGA ECP5如何锁定设备上的serdes引脚?设计器规划器中没有引脚锁定功能。。针脚呈灰色。7 a; u4 U. i, y: ^& X' y

    5 B9 ]  ?1 y2 }& q: F& USERDES引脚自动锁定到专用引脚,用户无法锁定,用户只能找到PCS实例,例如:LOCATE COMP“u1_ecp3pcs / pcsd_inst”SITE“PCSA”;  [: T+ D# J  g8 ~! [. {

    该用户从未签到

    2#
    发表于 2019-8-7 17:57 | 只看该作者
    看我找的这个答案能不能用: U5 Z' F# p+ i* f# H& Z$ ~1 d

    3 E9 ]' W2 _0 h  U, F

    : \/ {. Y( U0 m, L8 Decp5是可以的,如下图我用的ecp5型号是LFE5UM-25F,里面只有一个DCU,如下图所示为未锁定前的
    ' N* A+ L# b/ x* C, z' M) @2 W8 r% i1 H2 \) T2 I; P% ?9 [3 c! u, T1 q
    # r' B  |2 z0 |2 D
    按下图箭头所示将Lane0、Lane1以及EXTREF等参数拖入DCU对应位置中,锁定管脚
    % p5 r& p' V6 g1 M% }& ? 8 {2 x7 h$ I5 f0 O! e6 t! {

    4 ]2 ^& }9 K8 Z0 ~( `" ]) Q8 I2 I0 Q

    该用户从未签到

    3#
    发表于 2019-8-7 17:58 | 只看该作者
    ECP3跟ECP5不一样,ECP5有这个clarity,可以通过在planner里面拖动信号到视图中进行锁定,同时还可以进行管脚检查,在DDR3 MEM时经较好用。* u# T3 ^2 _  j0 c2 l
    : R, p0 g1 ^$ t( Q! T" o& d. Y3 {5 C
    ECP3的当你在IP里面选定serders所用端口时,它就固定了。基本上你看原理图就明白了,当然你也可以通过phy-view来查看。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-12 21:09 , Processed in 0.125000 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表