关于CLK包地问题

aplerll

大家在处理CLK的时候，很多的习惯是采用包地。但是对于这个包地，如果：
1，两侧的包地打了很多GND VIA 效果怎么样？
2.如果不打GND VIA 又怎么样？？？？？？

- l, C: b- g5 B' [3 ]请教大神，非常感谢！
$ I3 f% a; y% N

Allevi

时钟线的布线规避的地方比较多，像你提到的包地线的处理也是其中之一，首先要明白包地线的作用，主要是为了提供时钟信号的回流。如果地线不进行via至地平面，此时地线相当于悬浮状态，地线可以良好的形成天线效应反而形成更大的干扰。
对地线的线宽，地孔的间隔，地线与时钟线间距，时钟线换层时平面层参考等等还需要进行关注，可以查找相关资料看看。需要说明的是，在4层以上pcb（不包含4层）的设计中，时钟线的包地效果已经不是很明显了，因为此时的回流大部分可以参考相邻的完整平面层（最好是地平面）。

Colbie

aplerll 发表于 2019-8-6 18:43
有时候跨分割是避免不了的。

1 h- O! ^; A, F. e6 t单双面板跨层不可避免时，地线和时钟同时跨出，也就是说单双面板时钟线要跟地线，多层板跨层看情况，参考平面不变，不做任何处理措施，如果参考平面从一个地层换到另一个地层，在信号换层处加接地过孔，如果参考平面从地（电源）平面换到电源（地）平面，在换层的地方加电容连接地和电源平面；
  L+ ~+ I  l/ Z* H3 G, e$ k: ]1 ?1 P
9 _+ C9 c- U8 f% }5 A7 R* Y! O时钟的包地在四层板以上作用不是很明显了，因为有平面层，环路很小；包地一定要打过孔和地平面相连，保证包地电位和地平面一致，否则会成为干扰源。

aplerll

Colbie 发表于 2019-8-6 18:44
4 H- [+ L6 B1 o9 B' c+ f包地打过孔还有一个作用，比如说第二层是地，顶层时钟包地，如果打过孔的形成篱笆墙，相当于一个顶面开口的 ...

! A$ j. x; b$ b针对双层板，如果CLK换走到地面积大的那一面（B）时候，而此时B面CLK走线对应的A面那边机会都是别的信号线，这个时候B面的CLK是不是不打GND VIA到A面会更好呢？？？

yangjinxing521

打一版，试试调调看看。

haiyun0921

最重要的是CLK参考平面完整

寒夜叶

立体包地基本都不会出现问题

wu6886

請板廠試算阻抗

Colbie

打GND VIA才会把所有层的地平面连在一起啊

aplerll

Allevi 发表于 2019-8-6 18:40
时钟线的布线规避的地方比较多，像你提到的包地线的处理也是其中之一，首先要明白包地线的作用，主要是为 ...

  那如果是两层板，而且clk走线还跨层了，那该怎么解释？？？

ygcgsa

aplerll 发表于 2019-8-6 18:40
0 N1 C# m4 p* [" a5 }+ T那如果是两层板，而且clk走线还跨层了，那该怎么解释？？？

4 F  y5 ]( p) V% Q+ ~* k9 g  m) Cclk是不允许跨平面布置的！还没设计过双层板，按我的理解，应该根据信号流走向，将clk走线最短化，并且远离其他信号线（特别是高速信号）。

aplerll

ygcgsa 发表于 2019-8-6 18:41
( a# {9 i6 X' M7 F6 {" v2 @clk是不允许跨平面布置的！还没设计过双层板，按我的理解，应该根据信号流走向，将clk走线最短化，并且远 ...

7 O" k% E$ v1 O0 q) M& h; M; X: ~有时候跨分割是避免不了的。

Colbie

包地打过孔还有一个作用，比如说第二层是地，顶层时钟包地，如果打过孔的形成篱笆墙，相当于一个顶面开口的盒子，对相邻线等还是有一定的保护作用，防止时钟干扰其他线。

Taio

注意地线或铜箔上的GND VIA 过多尤其是双面板上，因为双面板的阻抗本来就打，打过多的VIA会使阻抗增大从而产生共模辐射。

Colbie

Taio 发表于 2019-8-6 18:45
注意地线或铜箔上的GND VIA 过多尤其是双面板上，因为双面板的阻抗本来就打，打过多的VIA会使阻抗增大从而 ...

( f7 [% x( S2 i+ J% C

* g" U/ v- I. V是的，过孔多了地阻抗升高，确实会在地线上产生电位差，而这个就是共模电压源。

aplerll

Colbie 发表于 2019-8-6 18:43
单双面板跨层不可避免时，地线和时钟同时跨出，也就是说单双面板时钟线要跟地线，多层板跨层看情况， ...

针对双层板，如果CLK换走到地面积大的那一面（B）时候，而此时B面CLK走线对应的A面那边机会都是别的信号线，这个时候B面的CLK是不是不打GND VIA到A面会更好呢？？？
, e6 J1 |+ U4 m. V