FPGA --- Verilog基础知识（时序逻辑之寄存器）

thinkfunny

寄存器
( I3 Q# F* X* j" x* A7 w
" t3 [+ L9 e$ Y. a8 K' D
( ~; Y, ?# N. o* B  D8 F同步时序电路设计风格下建议所有的输出都是reg型，也就是最后的输出要有一个寄存器（边沿触发）。
常用的寄存器有不带置位和重置的简单DFF，异步置位同步释放的DFF，异步置位重置同步释放的DFF。
+ p+ k1 N/ i1 |9 x$ A+ `
0 F, O' S1 v  r8 m- `1 M1 E9 b

游客，如果您要查看本帖隐藏内容请回复

) s( t, q' o) O9 g

wu68aq

学习一下，谢谢分享