找回密码
 注册
关于网站域名变更的通知
查看: 641|回复: 3
打印 上一主题 下一主题

FPGA --- Verilog基础知识(数值表示总结,signed,原码,反码,补码)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-30 15:41 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
定点数
( U$ j: l4 J8 N7 A
* J" b. Z# ~" j+ i原码表示( A) w; c" W6 Y7 q+ n  f; }

6 A9 T7 H: Z* i1 u

- Q5 @- o. K/ y! l0 [6 z0 w( EMSB是符号位,0表示正数,1表示负数。
- z0 l$ u4 T* A, b2 c
  Z" C, a/ U7 R  B) n

. M, K; b" X+ i3 j
- N; Z; Z% M: C# _( S; h( ~# j3 f8 Q; f3 @) }- N8 t! Y

. Q0 c. g1 s7 u' C6 f, r! t比如,二进制* p0 N% N% L) T4 t

4 ^# \% n2 T; Y$ S0 i, p9 U0 O

/ {+ O: {$ F6 N2 S3 u& Y
游客,如果您要查看本帖隐藏内容请回复

, e1 A" a- ^8 H. B+ l4 }9 ]. A2 K* S1 `$ a' M; ]9 I

该用户从未签到

3#
发表于 2022-6-13 15:30 | 只看该作者
FPGA --- Verilog基础知识(数值表示总结,signed,原码,反码,补码

该用户从未签到

4#
发表于 2022-6-15 13:32 | 只看该作者
呵呵呵,加强一下基础知识、理论
0 F/ I/ |4 F# d/ o; H& I
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-4 10:24 , Processed in 0.171875 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表